| 主权项 |
1.一种动态进行多阶频率合成器一频率输出之精细调整之装置,该装置包含:该多阶频率合成器之第一阶,该第一阶具有一输入与一输出;一个或更多中间阶,其中每一中间阶接收来自前一阶之一输入,且包含产生一输出至下一阶之一可变频率除法器;与具有来自最后一中间阶之一输入之最后一阶,该最后一阶产生该多阶频率合成器之频率输出。2.如申请专利范围第1项之装置,其中第一阶包含第一频率合成器,其中在第一频率合成器之一输入接收一参考频率,且进一步包含第一可变频率除法器,其中第一可变频率除法器接收来自第一频率合成器之一信号,且第一阶之输出是第一可变频率除法器之输出。3.如申请专利范围第2项之装置,其中多阶频率合成器之第一阶之第一频率合成器进一步包含:具有一输入与一输出之第一固定频率除法器,其中第一固定频率除法器之输入是一参考频率,fref,其中该参考频率是多阶频率合成器之输入;一具有第一输入,第二输入,与一输出之一锁相回路之顺向路径,其中一锁相回路之该顺向路径之第一输入是第一固定频率除法器之输出;与具有一输入与一输出之第二固定频率除法器,其中第二固定频率除法器之输入连接至一锁相回路之顺向路径之输出,且第二固定频率除法器之输出连接至一锁相回路之顺向路径之第二输入;且锁相回路之顺向路径之输出是第一频率合成器之输出。4.如申请专利范围第3项之装置,其中该组中间阶之一中间阶包含:一具有第一输入,第二输入,与一输出之一锁相回路之顺向路径,其中一锁相回路之该顺向路径之第一输入连接至前一阶之一输出;以及具有一输入与一输出之一固定频率除法器,其中该固定频率除法器之输入连接至该锁相回路之顺向路径之输出,且该固定频率除法器之输出连接至一锁相回路之顺向路径之第二输入,其中该可变频率除法器之输入连接至一锁相回路之顺向路径之输出。5.如申请专利范围第4项之装置,其中最后一阶进一步包含:一具有第一输入,第二输入,与一输出,并位于一锁相回路之最后一阶之顺向路径,其中一锁相回路之最后一阶之该顺向路径的第一输入连接至一个或更多中间阶之最后一中间阶之输出;具有一输入与一输出之第一固定频率除法器,其中第一固定频率除法器之输入连接至一锁相回路之顺向路径之输出,且第一固定频率除法器之输出连接至一锁相回路之顺向路径之第二输入;与具有一输入与一输出之第二固定频率除法器,其中第二固定频率除法器之输入连接至一锁相回路之顺向路径之输出,且第二固定频率除法器之输出是最后一阶之输出与多阶频率合成器之输出。6.如申请专利范围第5项之装置,其中一锁相回路之顺向路径进一步包含:一具有第一输入,第二输入,与一输出之相位检测器,其中第一输入接收一用于一锁相回路之顺向路径之输入频率;与一具有一输入与一输出之可变频率振荡器,其中该可变频率振荡器回应于相位检测器之输出,且该可变频率振荡器之输出是该锁相回路之顺向路径之输出。7.如申请专利范围第6项之装置,其中该可变频率除法器进一步包含:一多工器,以基于一选择器信号来选择一目前除数値与一新除数値之一;一向上计数至选择之除数値之计数器,其中一旦等于该除数値,则该计数器受到重置,且切换一输出暂存器以产生一输出频率。8.如申请专利范围第7项之装置,其中计数器是由一输入频率fin来计时。9.如申请专利范围第8项之装置,其中如果选择之除数値是K,则输出暂存器之输出频率是fin/K。10.如申请专利范围第6项之装置,其中如果多阶频率合成器之第一阶之第一频率合成器的一输入是参考频率fref,且如果第一频率合成器之第一固定除法器之一除法常数是L,且如果第一频率合成器之第二固定除法器之一除法常数是K1,则多阶频率合成器之第一阶之第一频率合成器的输出是产生成为(fref/L)*K1。11.如申请专利范围第10项之装置,其中如果多阶频率合成器之第一阶之可变频率除法器的一除法常数是K2,则第一阶之输出是产生成为:(fref/L)*(K1/K2)。12.如申请专利范围第11项之装置,在该组中间阶之一个或更多阶由单一中间阶所组成。13.如申请专利范围第12项之装置,其中如果该单一中间阶之一输入是多阶频率合成器之第一阶之输出,且如果该单一中间阶之固定频率除法器之一除法常数是K3,且如果该单一中间阶之可变频率除法器之一除法常数是K4,则该单一中间阶之输出是产生成为:(fref/L)*(K1∕K2)*(K3/K4)。14.如申请专利范围第13项之装置,其中如果最后一阶之一输入是该单一中间阶之输出,且如果最后一阶之第一固定频率除法器之一除法常数是M,且如果最后一阶之第二固定频率除法器之一除法常数是N,则最后一阶之输出与多阶频率合成器之输出是产生成为:(fref/L)*(K1/K2)*(K3/K4)*(M/N)。15.如申请专利范围第14项之装置,其中多阶频率合成器之输出是藉由调整除法常数K2,与除法常数K4来动态改变。16.一种动态进行多阶频率合成器一频率输出之精细调整之方法,该方法包含下列步骤:在该多阶频率合成器第一阶接收第一输入,及产生第一输出;自一个或更多中间阶产生一输出,其中每一中间阶接收来自前一阶之一输入,且包含产生一输出至下一阶之一可变频率除法器;与在最后一阶接收来自最后一中间阶之一输入,及产生该多阶频率合成器之频率输出。17.如申请专利范围第16项之方法,其中第一阶包含第一频率合成器,其中在第一频率合成器之一输入接收一参考频率,且进一步包含第一可变频率除法器,其中第一可变频率除法器接收来自第一频率合成器之一信号,且产生第一阶之输出以做为第一可变频率除法器之输出。18.如申请专利范围第17项之方法,其中在多阶频率合成器之第一阶之第一频率合成器产生第一输出进一步包含下列步骤:在第一固定频率除法器接收一输入及产生一输出,其中在第一固定频率除法器接收之输入是一参考频率,fref,其中该参考频率是多阶频率合成器之输入;自一锁相回路之一顺向路径产生一输出,其中一锁相回路之该顺向路径接收来自第一固定频率除法器之输出之第一输入;与在第二固定频率除法器接收一输入及产生一输出,其中第二固定频率除法器之输入是自一锁相回路之顺向路径之输出接收,且第二固定频率除法器之输出传送至一锁相回路之顺向路径之第二输入;且锁相回路之顺向路径所产生之输出是第一频率合成器之输出。19.如申请专利范围第18项之方法,其中自一个或更多中间阶之一中间阶产生一输出包含下列步骤:接收来自在一锁相回路之一顺向路径之前一阶输出的第一输入,其中该锁相回路之顺向路径具有第一输入,第二输入,与一输出;以及在一固定频率除法器之一输入接收该锁相回路之顺向路径之输出,其中该固定频率除法器之一输出传送至一锁相回路之顺向路径之第二输入,其中该可变频率除法器之输入是自一锁相回路之顺向路径之输出接收。20.如申请专利范围第19项之方法,其中自最后一阶产生多阶频率合成器之频率输出进一步包含下列步骤:在一锁相回路之顺向路径之最后一阶接收第一输入与第二输入,及产生一输出,其中一锁相回路之最后一阶之该顺向路径的第一输入是自该组中间阶之最后一中间阶之输出接收;在第一固定频率除法器接收一输入及产生一输出,其中第一固定频率除法器之输入是自一锁相回路之顺向路径之输出接收,且第一固定频率除法器之输出传送至一锁相回路之顺向路径之第二输入;与在第二固定频率除法器接收一输入及产生一输出,其中第二固定频率除法器之输入是自一锁相回路之顺向路径之输出接收,且第二固定频率除法器之输出是最后一阶之输出与多阶频率合成器之输出。21.如申请专利范围第20项之方法,其中产生一锁相回路之顺向路径之输出进一步包含下列步骤:在一相位检测器接收第一输入与第二输入,及产生一输出,其中第一输入接收一用于一锁相回路之顺向路径之输入频率;与在一可变频率振荡器接收一输入及产生一输出,其中该可变频率振荡器回应于相位检测器之输出,且该可变频率振荡器之输出是该锁相回路之顺向路径之输出。22.如申请专利范围第21项之方法,其中改变第二频率除法器之最后输出频率进一步包含下列步骤:以在一多工器接收之一选择器信号为基础,选择一目前除数値与一新除数値之一;在一计数器向上计数至选择之除数値,其中一旦等于该除数値,则切换一输出暂存器以产生最后输出频率。23.如申请专利范围第22项之方法,其中计数器是由一输入频率fin来计时。24.如申请专利范围第22项之方法,其中如果选择之除数値是K,则输出暂存器之最后输出频率是fin/K。25.如申请专利范围第21项之方法,其中如果多阶频率合成器之第一阶之第一频率合成器的一输入是参考频率fref,且如果第一频率合成器之第一固定除法器之一除法常数是L,且如果第一频率合成器之第二固定除法器之一除法常数是K1,则多阶频率合成器之第一阶之第一频率合成器的输出是产生成为:(fref/L)*K1。26.如申请专利范围第25项之方法,其中如果多阶频率合成器之第一阶之可变频率除法器的一除法常数是K,则第一阶之输出是产生成为:(fref/L)*(K1/K2)。27.如申请专利范围第26项之方法,其中一个或更多中间阶由单一中间阶所组成。28.如申请专利范围第27项之方法,其中如果该单一中间阶之一输入是多阶频率合成器之第一阶之输出,且如果该单一中间阶之固定频率除法器之一除法常数是K3,且如果该单一中间阶之可变频率除法器之一除法常数是K4,则该单一中间阶之输出是产生成为:(fref/L)*(K1/K2)*(K3/K4)。29.如申请专利范围第28项之方法,其中如果最后一阶之一输入是该单一中间阶之输出,且如果最后一阶之第一固定频率除法器之一除法常数是M,且如果最后一阶之第二固定频率除法器之一除法常数是N,则最后一阶之输出与多阶频率合成器之输出是产生成为:(fref/L)*(K1/K2)*(K3/K4)*(M/N)。30.如申请专利范围第29项之方法,其中多阶频率合成器之输出是藉由调整除法常数K2,与除法常数K4来动态改变。图式简单说明:图1是一可建构本发明,并具有非均匀记忆体存取(NUMA)架构之多处理器系统之图形;图2展示一可建构本发明之NUMA架构之多个节点;图3展示一存在于以前技术之传统频率合成器;图4展示一传统频率合成器之瞬间频率误差相对于瞬间相位误差之图形;图5展示一存在于本发明之一较佳实例之频率合成器;图6展示一根据本发明之一较佳实例之三阶频率调整器;图7展示一存在于本发明之一较佳实例之动态频率除法器的详细电路;且图8是一根据本发明一较佳实例之相位与频率调整之时间函数的图形。 |
