记忆体控制器

摘要

本发明揭示一种用于在包括具有串联连接的电流路径与电荷储存层的复数个记忆体单元之一第一半导体记忆体中写入资料的记忆体控制器，其包括：一主机介面，其系经组态用以可从一主机装置接收第一资料；一第二半导体记忆体，其暂时保存第二资料；以及一算术单元，其依据该第一半导体记忆体之状态而产生该第二资料，暂时将该第二资料保存于该第二半导体记忆体中并在该第一半导体记忆体中写入该等第一与第二资料。当写入该第二资料时，该算术单元不选择与一选择闸极线相邻之一字元线，而选择不与该选择闸极线相邻之一字元线。