| 主权项 |
1﹒一种114接脚阵列式积体电路之改良结构,尤指一种以厚膜印刷技术制造之防列式积体电路,其主要系于三氧化二铝基板中央形成有凹槽,供放置晶片,又基板上形成有六十八个以上之洞,该洞中设有金属柱,作为连接线,该基板上缘以厚膜印刷技术印有钯银合金,其上另印有一层金作为半导体晶片打线连接之用,该基板之下缘亦有钯银合金与基板上缘之导体相导通,该基板上缘之钯银合金上印有一层高温介质,其上又设有一窗形框架,该窗形框架之下缘印有一层玻璃层,使其与下方之印刷线路基板结合者。2﹒如申请专利范围第1项所述114接脚阵列式积体电路之改良结构,其中该基板系由90%以上之三氧化二铝陶瓷,以乾式成型构成。3﹒如申请专利范围第1项所述114接脚阵列式积体电路之改良结构,其基板之上、下缘分别以厚膜印刷技术印有钯银合金,其并藉前述之金属柱使其二者相互导通者。4﹒如申请专利范围第1项所述114接脚阵列式积体电路之改良结构,其基板上缘之钯银合金及其中央形成之凹槽边缘,印有一层金,可供晶片打线连接装订者。5﹒如申请专利范围第1项所述114接脚阵列式积体电路之改良结构,其基板之金层上又印有一层高温介质,防止因潮湿而短路者。6﹒如申请专利范围第1项所述114接脚阵列式积体电路之改良结构,其金属柱之表面分别镀镍及镀金,形成合金作为接脚之功能者。7﹒如申请专利范围第1项所述114接脚阵列式之改良结构,核基板上之钯银导体与金属柱系以点焊技街使其熔接构成合金,并导通者。8﹒如申请专利坑围第1项所述114接脚阵列式积体电路之改良结构,共基板上所设之窗形框架,于共上缘印有一种金属涂料,使其能与焊鍚构成合金层。9﹒如申请专利范围第1项所述114接脚阵列式积体电路之改良结构,其基板上所设窗形框架之下缘印有一层玻璃层,其于烧结后结晶,将基板上线路完全覆盖,而仅暴露打线用之金线路区者。图示简单说明第一图:系本创作之外观图。第二图:系本创作之剖视图。 |
