| 主权项 |
1﹒一种适合将已编码在顺序位元格码格式中之二进位资料流解码之电路,编码则导致携有定时转移及资料资讯之编码信号波形,此电路包括:(a)读出装置,用以读出编码信号及产生读出信号,读出信号包括一列位元格,在其中期望每一位元格包括分开资料转移之一对定时转移;(b)侦测装置,用以输入读出信号及自资料转移分开定时转移,藉以产生(i)一包括一列资料转移之第一输出信;及(ii)一包括一列定时转移之第二输出信号;(c)遗漏定时产生器(MCG),用以输入第一及第二输出信号及实施逻辑运算,包括(i)询问第一及第二输出信号用以建立每一位元格是否包括所预期对之定时转移;(ii)在所预期之定时转移之参与情况下,产生一模拟第二输出信号;及(iii)在一无所预期之定时转移之参与情况下,产生一代替之定时转移,俾在重构第二输出信号中注射;及(d)计算装置,(i)用以自侦测装置输入包括连串之资料成份之第一输出信号;(ii)用以自遗漏定时产生器输入模拟之第二输出信号;或重构第二输出信号;及(iii)用以藉模拟或重构之第二输出信号变换第一输出信号俾将解码値指定给第一输出信号。2﹒根据申请专利范围第1项之电路,在其中读出装置包括一磁读出头。3﹒根据申请专利范围第1项之电路,在其中(i)第一临限峰値侦测器,此侦测器作用在询问资料转移之读出信号,及输出相当于资料转移第一脉冲列信号;及(ii)与第一临限尖峰侦测器成平行连接之第二临限峰値侦测器,此侦测器作用在询问定时转移之输出信号,及输出相当于定时转移之第二脉冲列信号。4﹒根据申请专利范围第1项之电路,在其中遗漏定时产生器包括一逻辑电路,该电路包括:(a)正反器包括定时,清除及输出情@耋Y;(b)「及」闸包括第一及第二输入接头,及输出接头;丑@峞]C)「或」闸包括第一及第二输入接头及输出接头;逻辑电腹@籉A由下列予以配置;(i)输入第一输出信号至正反器定时接嚔@Y「及」闸第一输入接头;(ii)输入第二输出信号至正反器瓷@M除接头及「或」闸第一输入接头;(iii)连接正反器输出情@耋Y及「及」闸第二输入接头;(iv)连接「及」闸输出接头丑@峞u或」闸第二输入接头:及(V)连接「或」闸之输出至计算腹@佶m。图示简单说明图1显示由wash方法所产生之理想编码信号;图2A,B显示具有遗漏定时转移之编码信号;图3显示本发明之电路:及图4A-C及图5A-E显以图3电路之操作所产之波形。 |
