| 主权项 |
1.一种图形处理系统,能对包括多个图素的封包进 行处理,该多个图素中的每一个图素相关于多个具 有质素位置的质素;该图形系统包括: 一第一快取,从系统记忆体接收材质数据,并被分 成多个槽; 一资料格式器,将材质数据转换成集关联材质数据 ; 一第二快取,接收该集关联材质数据; 一材质筛检程式先进先出记忆体,用来储存集关联 材质数据; 一材质筛检程式单元,从材质筛检程式先进先出记 忆体接收集关联材质数据并产生与多个图素相对 应的多个材质値,这样,材质筛检程式单元能得到 的集关联材质数据经过过滤产生多个图素的材质 値; 一第一测试逻辑电路,用来先在第二快取,然后在 第一快取进行第二快取遗失的资料命中测试;以及 一逻辑电路资料表,位于第一测试逻辑电路中,储 存与命中测试有关的多个状态旗标。 2.如申请专利范围第1项所述之系统,其中第二快取 包括多个集,该多个集中的每个集包括多个子集, 该多个子集中的每个子集包括多个质素的子集。 3.如申请专利范围第1项所述之系统,其中该多个图 素构成资料表中的第一轴,该多个集中的多个子集 构成资料表中的第二轴。 4.如申请专利范围第1项所述之系统,其中材质过滤 单元包括多个材质筛检程式,这样,一个子集的多 个图素由多个材质筛检程式中的一个筛检程式进 行处理。 5.如申请专利范围第1项所述之系统,其中该多个旗 标表示多个子集。 6.如申请专利范围第1项所述之系统,其中该资料表 包括与多个图素相对应的多个图素有效旗标。 7.如申请专利范围第6项所述之系统,更包括用来分 析逻辑电路资料表的第二测试逻辑电路,其中在检 测到相对应于多个子集中的一个子集的有效图素 的第一遗失时,即在逻辑电路资料表中产生遗失条 目位置,以便对遗失的第二快取材质数据进行分类 ,这样,该第二测试逻辑电路产生与多个子集相对 应的第一遗失资料。 8.如申请专利范围第7项所述之系统,其中该第二测 试逻辑电路的构建使得相对应于遗失的第二快取 材质位址的条目产生于材质筛检程式先进先出记 忆体。 9.如申请专利范围第8项所述之系统,其中该第二测 试逻辑电路的构建使得,相对应于与遗失的第二快 取材质位址同样的位址的逻辑电路资料表条目被 掩盖。 10.如申请专利范围第9项所述之系统,其中该第二 测试逻辑电路的构建使得,如果多个状态旗标中的 一个被命中,则相应的第二快取材质位址被用命中 旗标掩盖。 11.如申请专利范围第9项所述之系统,其中该第二 测试逻辑电路的构建使得如果多个状态旗标中的 一个遗失,则相应的第二快取材质位址被用第一遗 失旗标掩盖。 12.如申请专利范围第9项所述之系统,其中该第二 测试逻辑电路的构建使得该第二测试逻辑电路反 复执行,直至多个第二材质快取位址中的每个位址 均被命中。 13.一种处理图形处理器中的材质数据的处理方法, 其包括如下步骤: 将多个图素组织成封包; 在第一快取接收封包的图形资料; 将图形资料传送至第二快取; 将图形资料分类排序为资料表,该资料表包括第一 轴与第二轴; 产生标记沿资料表第一轴的有效条目的图素有效 遮罩; 在资料表中进行有效资料条目测试; 为多个子集中的一个确定第一遗失材质位址,其中 该子集代表多个共用第二轴値中的一个値; 产生沿具有共用第二轴値的第一轴的附加条目; 掩盖该第一遗失材质位址并在资料表中命中材质 位址;以及 输入图素分割资料,包括将材质位址与第一遗失位 址置入材质筛检程式先进先出记忆体,从记忆体取 出遗失资料。 14.如申请专利范围第13项所述之方法,其中第二快 取中的材质数据是集关联资料,这样,第二快取包 括多个块,每个块包括多个集,每个集包括多个子 集,每个子集包括多个质素。 15.如申请专利范围第13项所述之方法,其中掩盖第 一遗失材质位址的步骤更包括掩盖与同样的材质 数据地址相对应的子集中的所有条目。 16.如申请专利范围第13项所述之方法,其中材质筛 检程式先进先出记忆体更包括: 材质筛检程式先进先出记忆体,储存材质数据条目 ;以及 指向器先进先出记忆体,储存与材质筛检程式先进 先出记忆体中的材质数据条目相对应的逻辑电路 位址。 17.如申请专利范围第16项所述之方法,其中储存于 材质筛检程式先进先出记忆体的图素分割资料更 包括原始图素材质数据与至少一个包括图素分割 材质数据的条目。 18.如申请专利范围第13项所述之方法,其中确定第 一遗失,产生附加条目,掩盖第一遗失材质位址与 命中材质位址,以及输入分割资料的步骤系反复进 行,直至资料表中没有遗失材质位址为止。 19.一种图形处理装置,包括: 一第一快取,将材质数据传送至一第二快取,其中 该资料为封包,该封包包括多个图素; 一资料格式器,将第二快取接收到的材质数据转换 成集关联材质数据; 一自适应遗失资料表,根据集关联材质资料中的遗 失数在第一维上增长;以及 材质快取控制逻辑电路,使用自适应遗失资料表将 图素材质数据分成一个以上的周期,其中图素材质 数据是由材质过滤单元接收到的。 20.如申请专利范围第19项所述之图形处理装置,更 包括接收遗失材质数据的材质筛检程式先进先出 记忆体,这样,遗失的材质数据可从该材质筛检程 式先进先出记忆体中取出。 21.如申请专利范围第20项所述之图形处理装置,更 包括提供与多个图素中的每个图素相对应的材质 値的过滤装置。 22.如申请专利范围第19项所述之图形处理装置,其 中自适应遗失资料表更包括多个图素有效旗标,辨 识封包中的多个图素中的哪些图素是有效图素。 23.如申请专利范围第19项所述之图形处理装置,其 中自适应遗失资料表更包括一状态旗标,该旗标与 多个图素中的每个图素的多个材质资料子集中的 每个子集相关。 24.如申请专利范围第19项所述之图形处理装置,其 中自适应遗失资料表添加一个列,以储存相对应于 每行的第一遗失的材质位址资料。 25.如申请专利范围第19项所述之图形处理装置,其 中自适应遗失资料表为逻辑电路资料表。 26.如申请专利范围第19项所述之图形处理装置,其 中材质快取控制逻辑电路反复执行,直至自适应遗 失资料表解决所有的遗失,这样,每个具有遗失的 通道在自适应遗失资料表中产生一个列,以储存材 质位址资料。 27.如申请专利范围第19项所述之图形处理装置,更 包括一材质筛检程式先进先出记忆体,以接收相对 应于集关联资料中的遗失的材质位址资料,这样, 遗失资料可以从记忆体中取出。 图式简单说明: 图1是电脑系统的简化方块图。 图2是表示进行本发明的材质过滤处理的例示系统 的方块图。 图3表示本发明的一实施例的某些基本组成部分。 图4是表示用本发明的技术进行材质资料处理的逻 辑电路组成部分的示范例。 图5是表示例示的L2快取组织格式的方块图。 图6是表示例示的L1快取组织格式的方块图。 图7是表示例示的、通过资料格式器,从L2的一个资 料库到L1的相应集进行资料传输的方块图。 图8是表示例示的L1快取中的集关联资料使用情况 的方块图。 图9是表示例示的L1组织格式的另一种情况的方块 图。 图10是表示参照图4讨论过的例示的材质筛检程式 先进先出记忆体的格式的方块图。 图11是表示本发明所揭露的例示的自适应遗失资 料表的图表。 图12是表示本发明所揭露的方法的实现方法的流 程图。 图13是表示本发明的分割图素资料的实施例的流 程图。 |
