| 主权项 |
l. 一种形成具结合堆叠式及沟槽内堆叠式电容器之动态随机记忆元件(DRAM)之制程,包括下列步骤:( a ) 在矽晶片表面形成适当厚度之场氧化层,并保留元件区供场效电晶体之用,( b ) 形成沟槽于前述之元件区并聚靠着场氧化区,( c ) 在沟槽之内形成一层绝缘层,( d ) 于整个晶片表面覆盖上相当厚度之复晶层,( e ) 去除部份复晶层,留下部份形成元件区之闸电极,另留部份覆盖于场氧化区上,( f ) 利用光罩及离子植入,形成源与汲极,( g ) 覆盖一层二氧化矽于晶片表面,并于源区进行开窗 ( contact ) 之动作,( h ) 形成掺杂质之第二复晶层于晶片表面,包括沟槽内之侧壁,底部,开窗之源区,并经微影及蚀刻技术定义出范围,以之为电容器之第一平板,( i ) 形成绝缘层于第二复晶层之表面,( j ) 于绝缘层上覆盖第三层复晶,以之为电容器之第二平板,上述制程形成一复合之电容器及场效电晶体。2. 如申请专利范围第 1 项所述之形成具结合堆叠式及沟槽内堆叠式电容器之动态随机记忆元件之制程,其中,电容器及场效电晶体之组合结构形成一高密度,高速度之动态随机记忆体。3. 如申请专利范围第 2 项所述之形成具结合堆叠式及沟槽内堆叠式电容器之动态随机记忆元件之制程,于其中之晶片上各自形成 P 及 N区,且其中之电容器及场效电晶体与前述各区域共同形成CMOS元件。4. 如申请专利范围第 2 项所述之形成具结合堆叠式及沟槽内堆叠式电容器之动态随机记忆元件之制程,其中之沟槽深度在 1 微米到 4 微米之间,宽度在 0.6 微米到 1 微米之间。5. 如申请专利范围第 4 项所述之形成具结合堆叠式及沟槽内堆叠式电容器之动态随机记忆元件之制程,其中之源与汲区系为阶梯式分布,并由低加速电压之离子植入及以第一层复晶当光罩,形成第一层次之源、汲区,按着形成复晶层垂直面上之氧化层,并进行较高剂量之源、汲区离子植入。6. 如申请专利范围第 2 项所述之形成具结合堆叠式及沟槽内堆叠式电容器之动态随机记忆元件之制程,第一层之复晶厚度在2000埃到5000埃之间。7.如申请专利范围第 2 项所述之形成具结合堆叠式及沟槽内堆叠式电容器之动态随机记忆元件之制程,第二层之复晶厚度在1000埃到2000埃之间。8. 如申请专利范围第 3 项所述之形成具结合堆叠式及沟槽内堆叠式电容器之动态随机记忆元件之制程,第三层之复晶厚度在l000埃到3000埃之间。9. 如申请专利范围第 2 项所述之形成具结合堆叠式及沟槽内堆叠式电容器之动态随机记亿元件之制程,其中之绝缘层是为第二复晶层于氧化环境中所形成,其厚度在 50埃到 200 埃之间,此绝缘层方可为氮化矽在氧化环境中形成之堆叠结构。10. 如申请专利范围第 1 项所述之形成具结合堆叠式及沟槽内堆叠式电容器之动态随机记忆元件之制程,其中,沟槽内之绝缘层为于氧化环境中所形成,其厚度在 500埃到2000埃之间。11. 如申请专利范围第 9 项所述之形成具结合堆叠式及沟槽内堆叠式电容器之动态随机记忆元件之制程,其中,形成一绝缘层覆盖于第三复晶属上,其厚度在 200 埃到1000埃之间。12. 如申请专利范围第11项所述之形成具结合堆叠式及沟槽内堆叠式电容器之动态随机记忆元件之制程,其中之绝缘层为以低温沈积技术制成之二氧化矽。13. 如申请专利范围第 1 项所述之形成具结合堆叠式及沟槽内堆叠式电容器之动态随机记忆元件之制程,其中亦包括形成低漏电结构之制程,其步骤包括:( a ) 在形成场氧化之前,先形成光罩层保护元件区,( b ) 于氧化环境中形成场氧化,( c ) 去除部份之光罩层,进行沟槽之蚀刻,( d ) 在沟槽表面形成绝缘层,( e ) 更进一步除去部份光罩层,尤其是靠近沟槽边缘之部份,( f ) 进行热氧化步骤,形成沟槽边及沟槽内之氧化层。14. 如申请专利范围第13项所述之形成具结合堆叠式及沟槽内堆叠式电容器之动态随机记忆元件之制程,其中之光罩层为氧化矽及氮化矽之组合。15. 一种具结合堆叠式及沟槽内堆叠式电容器之动态随机记亿元件,包括:( a ) 于矽晶片上形成记亿元,每个记忆元包括场氧化区及元件区,( b ) 至少有一场效电晶体,并包含源,汲极区及闸电极区,( c ) 沟槽在场氧化层及源极区间形成,( d ) 于沟槽之内侧壁及底部形成绝缘层,( e ) 电容器由两个平板及中间之绝缘层所构成,并延伸到闸电极区,源极区,沟槽之侧壁及底部,以及场氧化区,并与场效电晶体之源极区相通。16. 如申请专利范围第15项所述之具结合堆叠式及沟槽内堆叠式电容器之动态随机记忆元件,其中之电容器系由导电性之复晶层,绝缘层及另一面导电性之复晶所构成17. 如申请专利范围第15项所述之具结合堆叠式及沟槽内堆叠式电容器之动态随机记忆元件,其中之绝缘层系由导电性复晶之氧化结构,或氮化矽层之氧化结构所形成18. 如申请专利范围第17项所述之具结合堆叠式及沟槽内堆叠式电容器之动态随机记亿元件,其中之绝缘层厚度在 50埃到 200埃之间。19, 如申请专利范围第15项所述之具结合堆叠式及沟槽内堆叠式电容器之动态随机记忆元件,其中,于元件表面形成一氧化层,尤其在沟槽内侧及源极端之边缘区域。20. 如申请专利范围第18项所述之具结合堆叠式及沟槽内堆叠式电容器之动态随机记忆元件,其中,形成电容器平板之复晶层,其厚度在 500 埃到 3000埃之间。图示简单说明:图示 1 至16为一系列形成本发明之第一实施例之制程中元件之剖面图。图示 17 至 19 结合图示 1 至16,显示形成本发明之第二实施例之制程中元件之剖面图。 |
