-Method and control circuit for jitter buffers

摘要

Zur Regelung eines Jitterpuffers (JP) werden pufferungsbedingte Übertragungsverzögerungen (dp) von Datenpaketen (DP1, DP2, DP3) erfasst. Aus erfassten Übertragungsverzögerungen (dp) werden gewichtete Verzögerungsmittelwerte (d1) fortlaufend abgeleitet, wobei eine geringere Übertragungsverzögerung stärker gewichtet wird als eine höhere Übertragungsverzögerung. Abhängig von den fortlaufend abgeleiteten gewichteten Verzögerungsmittelwerten (d1) wird dann eine Auslesegeschwindigkeit (CLK) des Jitterpuffers (JP) so geregelt, dass die gewichteten Verzögerungsmittelwerte (d1) als Regelgröße auf eine vorgegebene Sollverzögerung (sd1) eingeregelt werden.