积体电路

摘要

一种具有平行闸极之半导体记忆单元，各该闸极之方向系需被选择以将版印散光效应降到最小，若此，此较上宽度相同之各该闸极即被制造出来且晶体性能之可预期能力亦因此而得以改善，本发明之另一具体化实施例之特征在于两导电层及一源极／汲极间之连接，该连接系于一存取晶体之一拉下晶体间形成一节点。

主权项

1.一种半导体积体电路,包括:一闸极结构(例如图中标号25者);邻近于上述闸极之一源极或汲极区(例如图中标号15者);覆盖上述闸极之一第一介质(例如图中标号51者);覆盖上述第一介质之一第一材料层(例如图中标号35者);至少部份地覆盖上述第一材料层(例如图中标号35者)之一第二介质(例如图中标号53者);上述第一介质及上述第二介质分别具有第一开口及第二开口(倒如图中标号100者)以共同曝露出上述源极或汲极区(例如图中标号15者);部份地覆盖上述第二介质(例如图中标号53者)并与上述源极或汲极区(例如图中标号15者)及上述第一材料层(例如图中标号51者)相接触之一第二材料层(例如图中标号43者)。2.如申请专利范围第1项中所述之电路,其中,上述第二开口(例如图中标号100者)系延伸过上述闸极(例如图中标号25者)。3.如申请专利范围第1项中所述之电路,其中,上述第一材料层(例如图中标号35者)系多矽质材料。4.如申请专利范围第1项中所述之电路,其中,上述第二材料层(例如图中标号43者)系多矽质材料。5.如申请专利范围第1项中所述之电路,其中,上述第一材料层(例如图中标号35者)至少部份地覆盖上述源极或汲