| 摘要 |
Счетчик Джонсона, содержащий N триггеров, С-входы которых подключены к шине тактовой частоты, а R-входы соединены между собой, прямые выходы 1-го…(N-1)-го триггеров подключены соответственно к D-входам 2-го…N-го триггеров, а инверсный выход N-го триггера подключен к D-входу 1-го триггера, отличающийся тем, что в него введены логическая схема И и элемент задержки, при этом первый и второй входы логической схемы И подключены соответственно к инверсным выходам 1-го и N-го триггеров, шина тактовой частоты через элемент задержки подключена к третьему входу логической схемы И, выход которой подключен к R-входам 1-го…N-го триггеров. |
