具减少写入扰动之EEPROM胞元及阵列EEPROM CELLS AND ARRAY WITH REDUCED WRITE DISTURBANCE

摘要

一种快闪可电抹可程式唯读记忆体(electrically-erasable programmable read-only memory，EEPROM)具有多条源极线及多个源极线选择电晶体，可电抹可程式唯读记忆体中的每一组记忆胞元与一个源极线选择电晶体连结，每一条源极线与多组记忆胞元连结，当欲程式化一组记忆胞元时，会将相对高电压耦合至其对应的源极线，然后对应的源极线选择电晶体会耦合源极线及待程式化之记忆胞元群组。利用这种方法，只有待程式化的群组会暴露在高电压下，这可以避免其他的记忆胞元暴露在高电压应力下，并增加可电抹可程式唯读记忆体的可靠度和使用寿命。

主权项

1.一种快闪可电抹可程式唯读记忆体(electrically- erasable programmable read-only memory,EEPROM)包括: 复数组记忆胞元,用以储存资讯; 一条或多条源极线,经耦合以选择性提供一源极电 压;以及 复数个源极选择电晶体,其系用以选择性耦合该一 条或多条源极线与该复数组记忆胞元中之一组或 多组,以根据该记忆胞元之程式化操作提供该源极 电压给该记忆胞元。 2.如申请专利范围第1项所述之快闪可电抹可程式 唯读记忆体,其中该复数组记忆胞元系排列在复数 行中,该一条或多条源极线中之每一条与该复数行 中之一对应行连结。 3.如申请专利范围第2项所述之快闪可电抹可程式 唯读记忆体,其中该复数个源极选择电晶体之一恰 好连结该复数组记忆胞元中之一组。 4.如申请专利范围第2项所述之快闪可电抹可程式 唯读记忆体,其中该复数个源极选择电晶体中的每 一个与该复数组记忆胞元中的多组连结。 5.如申请专利范围第1项所述之快闪可电抹可程式 唯读记忆体,其中该复数组记忆胞元系排列在复数 行中,该一条或多条源极线中之每一条与该复数行 中之两行或更多行连结。 6.如申请专利范围第5项所述之快闪可电抹可程式 唯读记忆体,其中该复数个源极选择电晶体中的每 一个与该连结的两行或更多行中任一的该复数组 记忆胞元中的恰好一组连结。 7.如申请专利范围第5项所述之快闪可电抹可程式 唯读记忆体,其中该复数个源极选择电晶体中的每 一个与该连结的两行或更多行任一中的该复数组 记忆胞元中的多组连结。 8.如申请专利范围第1项所述之快闪可电抹可程式 唯读记忆体,其中该复数个源极选择电晶体中的每 一个恰好与该复数组记忆胞元中的一组连结。 9.如申请专利范围第1项所述之快闪可电抹可程式 唯读记忆体,其中该复数个源极选择电晶体中的每 一个与该复数组记忆胞元中的多组连结。 10.如申请专利范围第1项所述之快闪可电抹可程式 唯读记忆体,更包括: 一解码器电路,经耦合以选择性提供该源极电压给 该一条或多条源极线。 11.如申请专利范围第10项所述之快闪可电抹可程 式唯读记忆体,其中该复数组记忆胞元系排列在复 数行中,该一条或多条源极线中之每一条与该复数 行中之一对应行连结。 12.如申请专利范围第10项所述之快闪可电抹可程 式唯读记忆体,其中该复数组记忆胞元系排列在复 数行中,该一条或多条源极线中之每一条与该复数 行中之两行或更多行连结。 13.如申请专利范围第10项所述之快闪可电抹可程 式唯读记忆体,其中该复数个源极选择电晶体中之 每一个恰好与该复数组记忆胞元中的一组连结。 14.如申请专利范围第10项所述之快闪可电抹可程 式唯读记忆体,其中该复数个源极选择电晶体中之 每一个与该复数组记忆胞元中的多组连结。 15.如申请专利范围第1项所述之快闪可电抹可程式 唯读记忆体,更包括: 复数条字元线,经耦合以控制该复数组记忆胞元。 16.如申请专利范围第15项所述之快闪可电抹可程 式唯读记忆体,更包括: 一解码器电路,经耦合以选择性提供该源极电压给 该一条或多条源极线。 17.如申请专利范围第15项所述之快闪可电抹可程 式唯读记忆体,其中该复数组记忆胞元系排列在复 数行中,该一条或多条源极线中之每一条与该复数 行中之一对应行连结。 18.如申请专利范围第15项所述之快闪可电抹可程 式唯读记忆体,其中该复数组记忆胞元系排列在复 数行中,该一条或多条源极线中之每一条与该复数 行中之两行或更多行连结。 19.如申请专利范围第15项所述之快闪可电抹可程 式唯读记忆体,其中该复数个源极选择电晶体中之 每一个恰好与该复数组记忆胞元中的一组连结。 20.如申请专利范围第15项所述之快闪可电抹可程 式唯读记忆体,其中该复数个源极选择电晶体中之 每一个与该复数组记忆胞元中的多组连结。 21.如申请专利范围第15项所述之快闪可电抹可程 式唯读记忆体,其中该复数条字元线更经过耦合以 控制该复数个源极选择电晶体。 22.如申请专利范围第1项所述之快闪可电抹可程式 唯读记忆体,更包括: 一组或多组选择线,经耦合以控制该复数个源极选 择电晶体。 23.如申请专利范围第1项所述之快闪可电抹可程式 唯读记忆体,更包括: 复数条源极子线,其系耦合于该复数组记忆胞元及 该复数个源极选择电晶体之间。 24.一种抹除一快闪可电抹可程式唯读记忆体之方 法,该快闪可电抹可程式唯读记忆体包括复数组记 忆胞元及一条或多条源极线,该方法系包括步骤: 选择性提供一源极电压给该一条或多条源极线;以 及 选择性耦合该一条或多条源极线与该复数组记忆 胞元中之被选择的一组或多组,以根据该记忆胞元 之程式化操作而提供该源极电压给该记忆胞元。 25.一种快闪可电抹可程式唯读记忆体包括: 复数组记忆胞元,用以储存资讯; 一条或多条源极线,经耦合以选择性提供一源极电 压;以及 一装置,用以选择性耦合该一条或多条源极线与该 复数组记忆胞元中之被选择的一组或多组,以根据 该记忆胞元之程式化操作而提供该源极电压给该 记忆胞元。 图式简单说明: 第一图是根据本发明实施例的可电抹可程式唯读 记忆体之部分电路图; 第二图是根据本发明实施例的可电抹可程式唯读 记忆体之部分方块图;以及 第三A图至第三D图是根据本发明另一实施例的可 电抹可程式唯读记忆体之部分方块图。