发明名称 一种薄膜电晶体液晶显示器的制作方法
摘要 首先于一基板上形成一闸极、一扫描线与二第一修补垫,接着形成一介电层、一半导体层、一蚀刻停止层与一金属层,并蚀刻该金属层与该半导体层以形成一讯号线与源极/汲极,然后形成一保护层并暴露部分之该汲极,最后形成一像素电极,并于各该第一修补垫的上方形成一第二修补垫,以构成一修补电路。
申请公布号 TWI282625 申请公布日期 2007.06.11
申请号 TW091117382 申请日期 2002.08.01
申请人 友达光电股份有限公司 发明人 郭泰裕
分类号 H01L29/786(2006.01) 主分类号 H01L29/786(2006.01)
代理机构 代理人 许锺迪 台北县永和市福和路389号5楼
主权项 1.一种具有一修护电路(repair circuit)之薄膜电晶体 液晶显示器(TFTLCD)的制作方法,该制作方法包含有 下列步骤: 提供一基板(substrate)上,且该基板包含有至少一电 晶体区(transistor region)用来形成一薄膜电晶体(TFT), 以及至少一交错区(crossover region); 于该基板的表面上形成一第一金属层; 蚀刻部分之该第一金属层,以于该电晶体区内形成 一闸极电极,并同时于该基板表面形成一通过该交 错区的扫描线(scan line)以及二分别位于该交错区 之一侧的第一修补垫(repair pad); 于该基板表面依序沉积一介电层以及一半导体层( semiconductor layer),并覆盖于该闸极电极、该扫描线 以及各该第一修补垫之上; 于该半导体层表面形成一蚀刻停止层,且该蚀刻停 止层系位于该闸极电极上方; 于该半导体层与该蚀刻停止层的上方形成一第二 金属层; 蚀刻部分之该第二金属层以及该半导体层,以于该 电晶体区内形成该薄膜电晶体之一源极(source)以 及一汲极,并同时形成一通过该交错区的讯号线( signal line); 于该基板表面形成一保护层; 蚀刻部分之该保护层,以于该汲极表面之该保护层 中形成一直至该汲极表面的第一介层洞(via hole); 于该基板表面全面形成一透明导电层,并填满该第 一介层洞;以及 蚀刻部分之该透明导电层,以于该基板表面形成一 与该汲极相电连接之像素电极(pixel electrode),并同 时于各该第一修补垫的上方形成一第二修补垫,且 各该第一修补垫以及该第二修补垫系构成一修补 电路区(repair circuit region)。 2.如申请专利范围第1项之制作方法,其中该基板包 含有一玻璃基板,一石英基板或是一塑胶基板。 3.如申请专利范围第1项之制作方法,其中该第一金 属层系为一单层金属结构,且构成该第一金属层之 材料包含有钨(W)、铬(Cr)、铜(Cu)、钼(Mo)或是含有 钨(W)的钼合金(MoW)。 4.如申请专利范围第1项之制作方法,其中该第一金 属层系为一两层金属结构,且构成该两层金属结构 之材料包含有铬(Cr)、铝(Al)、钼(Mo)、含有钕(Nd)的 铝合金(AlNd)或是含有钨(W)的钼合金(MoW)。 5.如申请专利范围第1项之制作方法,其中该介电层 系用来作为该薄膜电晶体之闸极绝缘层,且构成该 介电层之材料包含有氧化矽(SiOx)、氮化矽(SiNy)或 是氮氧化矽(SixONy)。 6.如申请专利范围第1项之制作方法,其中该半导体 层系为一非晶矽层(amorphous silicon layer, -Si layer) 。 7.如申请专利范围第1项之制作方法,其中该蚀刻停 止层系由氮化矽所构成。 8.如申请专利范围第1项之制作方法,其中于形成该 蚀刻停止层之后另包含有一形成一掺杂半导体层( doped n+ layer)的步骤。 9.如申请专利范围第8项之制作方法,其中该掺杂半 导体层系由掺杂磷(phosphor)的非晶矽所构成。 10.如申请专利范围第1项之制作方法,其中该第二 金属层系为一单层金属结构,且构成该第二金属层 之材料包含有钨(W)、铬(Cr)、铜(Cu)或是钼(Mo)。 11.如申请专利范围第1项之制作方法,该第二金属 层系为一两层金属结构,且构成该两层金属结构之 材料包含有铬(Cr)、铝(Al)、钼(Mo)、含有钕(Nd)的铝 合金(AlNd)或是含有钨(W)的钼合金(MoW)。 12.如申请专利范围第1项之制作方法,其中构成该 保护层之材料包含有氧化矽(SiOx)或氮化矽(SiNy)。 13.如申请专利范围第1项之制作方法,其中该透明 导电层系由氧化铟锡(indium tin oxide, ITO)或是氧化 铟锌(indium zinc oxide, IZO)所构成。 14.如申请专利范围第1项之制作方法,其中设于该 交错区中之该半导体层以及该介电层系用来避免 该扫描线与该讯号线发生短路。 15.如申请专利范围第1项之制作方法,另包含有一 电路测试,用来测试该薄膜电晶体与相电连接之该 像素电极能否正常运作。 16.如申请专利范围第15项之制作方法,其中该电路 测试系为一阵列测试(array test)。 17.如申请专利范围第15项之制作方法,另包含有一 修补步骤(repair step),实施于该讯号线与该扫描线 发生短路(short)时。 18.如申请专利范围第17项之制作方法,其中该修补 步骤另包含有下列子步骤: 打穿(punch through)位于各该第一修补垫上之该介电 层以及该保护层,以分别形成二第二介层洞(via hole );以及 对该第二修补垫进行一雷射焊接(laser welding)制程, 以使部份之该熔融之透明导电层填满各该第二介 层洞。 19.如申请专利范围第18项之制作方法,另包含有一 雷射切除(laser cut off)步骤,用以去除部分位于该交 错区附近之该扫描线。 20.如申请专利范围第19项之制作方法,其中于完成 该修补步骤之后,该扫描线的控制讯号系经由各该 第一修补垫以及该第二修补垫而导入该闸极电极, 并不通过该交错区内的该扫描线。 图式简单说明: 图一为习知单一TFTLCD系统之布局上视图。 图二为制作图一之TFTLCD系统的薄膜电晶体以及扫 描线与讯号线交错部分之剖面示意图。 图三为本发明TFTLCD系统之布局上视图。 图四为制作图三之TFTLCD系统的薄膜电晶体以及修 补电路之剖面示意图。 图五为制作图三之TFTLCD系统的薄膜电晶体以及修 补电路之上视图。 图六为本发明TFTLCD系统进行修补之布局上视图。 图七为进行图六之TFTLCD系统的修补时修补电路之 剖面示意图。
地址 新竹市新竹科学工业园区力行二路1号