发明名称 |
形成UMOS晶体管和ESD电路的方法 |
摘要 |
一种形成UMOS晶体管和ESD电路的方法,包括:提供基底,基底具有凹槽,凹槽的侧壁形成有栅介质层;形成非掺杂的多晶硅层,覆盖基底且填满凹槽,基底上的非掺杂的多晶硅层具有第一厚度;对凹槽内的非掺杂多晶硅层进行第一离子注入形成掺杂的多晶硅层,凹槽内掺杂的多晶硅层作为UMOS晶体管的栅极;去除基底上第二厚度的多晶硅层;去除基底上第二厚度的多晶硅层后,在ESD区域的多晶硅层形成掺杂类型相反的第一掺杂区和第二掺杂区,在基底内形成UMOS晶体管的源极,第二掺杂区包围第一掺杂区,ESD电路包括第一掺杂区和第二掺杂区。本技术方案可以降低成本。 |
申请公布号 |
CN102412159B |
申请公布日期 |
2016.06.08 |
申请号 |
CN201110335660.1 |
申请日期 |
2011.10.28 |
申请人 |
上海华虹宏力半导体制造有限公司 |
发明人 |
吴亚贞;刘宪周;王颢 |
分类号 |
H01L21/336(2006.01)I;H01L21/28(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种形成UMOS晶体管和ESD电路的方法,其特征在于,包括:提供基底,所述基底具有凹槽,所述凹槽的侧壁和底部形成有栅介质层;形成非掺杂的多晶硅层,覆盖所述基底且填满所述凹槽,基底上的非掺杂的多晶硅层具有第一厚度;形成图形化的光刻胶层,所述图形化的光刻胶层具有开口,所述开口暴露出UMOS晶体管的栅极区域,填充在凹槽内的非掺杂的多晶硅层区域,以所述图形化的光刻胶层为掩膜对凹槽内的所述非掺杂的多晶硅层进行第一离子注入,形成掺杂的多晶硅层,凹槽内掺杂的多晶硅层作为UMOS晶体管的栅极;去除基底上第二厚度的多晶硅层;去除基底上第二厚度的多晶硅层后,在ESD区域的多晶硅层形成掺杂类型相反的第一掺杂区和第二掺杂区,在所述基底内形成UMOS晶体管的源极,所述第二掺杂区包围第一掺杂区,所述ESD电路包括第一掺杂区和第二掺杂区。 |
地址 |
201203 上海市浦东新区张江高科技园区祖冲之路1399号 |