| 主权项 |
1﹒一种半导体记忆装置的制法,其中包含:在带有一场氧化物薄膜的一半导体基材上,依序形成一杂质区、一闸门氧化物膜、一闸门、一闸门绝缘薄膜与闸门边墙,以构成一电晶体;在一位元线接点区上方,依序形成一位元线、一位元线绝缘薄膜与位元线边墙在该半导体基材整体外露表面上方,覆以一复合矽薄膜;在该复合矽薄膜上方,覆以一光阻层,并以直接电子束写入模式,于其上设定图样;以设定了图样之光阻层作为遮罩,蚀刻该复合矽薄膜,以构成带有复数个柱状物之储存节点;以储存节点作为遮罩,清除该复合矽薄膜位于该场氧化物薄膜与位元线上方的部位;在该储存节点整体外露表面上,形成一介电薄膜;及在该介电薄膜上方,形成一屏极节点。3﹒依申请专利范围第1项所述的方法,其中的复合矽薄膜厚度介于5,000A至6,000A之间。3﹒依申请专利范围第1项所述的方法,其中的复合矽薄膜之蚀刻深达该闸门与位元线上表面下方1,000A处。4﹒依申请专利范围第1项所述的方法,其中的储存节点之柱状物呈均匀分布且平行排列。5﹒一种半导体记忆装置的制法,其中包含:在带有一场氧化物薄膜的一半导体基材上,依序形成一杂质区、一闸门氧化物膜、一闸门、一闸门绝缘薄膜与闸门边墙,以构成一电晶体;在一位元线接点区上方,依序形成一位元线、一位元线绝缘薄膜与位元线边墙在该半导体基材整体外露表面上方,覆以一复合矽薄膜;准备一常有复数个相移器之玻璃遮罩在该复合矽薄膜上方,覆以一光阻层在该玻璃遮罩与半导体基材维持预设距离的情形下,初次光照该半导体基材;在与初次光照相同的位置下,旋转该半导体基材90,并进行二次光照;显影该光阻层,以构成光阻层图样;以设定了图样之光阻层作为遮罩,在该复合矽薄膜上设定图样,构成带有被数个柱状物之储存节点;清除该光阻层;在该储存节点整体外露表面上,覆以一介电薄膜;及在该介电薄膜表面上,覆以一屏极节点。6﹒依申请专利范围第5项所述的方法,其中的相移器呈长方形,并平行均匀排列于玻璃遮罩上。7﹒依申请专利范围第5项所述的方法,其中该二次光照半导体基材是在旋转该玻璃遮罩90的情形下进行的,而非在旋转该半导体基材90的情形下进行的。8﹒依申请专利范围第5项所述的方法,其中的光阻层可以是正光阻层或负光阻层。9﹒依申请专利范围第5项或第8项所述的方法,其中在该光阻层为正光阻层的情形下,该储存节点的柱状物呈分立且平行排列貌。10﹒依申请专利范围第5项或第8项所述的方法,其中在该光阻层为负光阻层的情形下,该储存节点的柱状物呈交错貌。图示简单说明:图1a至1b所示为传统DRAM装置制法截面图,其中的储存节点带有对立边墙图2a至2c所示为另一传统DRAM装置制法截面图,其中的储存节点带有滚花表面;图3a至3e所示为依本发明第一具体实施例之半导体记忆装置制法截面图;与图4a至4h所示为依本发明第二具体实施例之半导体记忆装置制法截面图。 |
