| 摘要 |
Cette invention concerne un système d'inverseur pour multiplexeur temporel asynchrone comprenant un convertisseur série-parallèle (100) conçu pour recevoir les paquets de données qui arrivent (qui comprennent leur propre information de routage) en provenance de plusieurs ports d'entrée (107) en format de série et conçu pour les livrer, en format parallèle, à une mémoire à accès sélectif (RAM) (101, 102) d'une telle manière que les paquets se mettent en files d'attente dans le mémoire, chaque file correspondant à un port de sortie. Les paquets sont ensuite transférés en format parallèle, chacun provenant à son tour d'une file, à un convertisseur parallèle-série (105) qui les livre à leurs ports de sortie respectifs (109) en format en série. Le dispositif est tel que lorsque la mémoire est pleine, le système peut loger les paquets arrivant, en "écrasant" les données dans la file la plus longue. Cette technique peut réduire significativement le nombre total de paquets perdus au cours d'une exécution de longue durée. |
