| 主权项 |
1.一种于半导体元件中形成多晶矽层的方法,包括:提供一基底;于该基底上形成一氧化层;于该氧化层上沈积一第一矽层,其中该第一矽层包括微晶多晶矽;于第一矽层上沈积一非晶矽层;以及回火该非晶矽层以形成一多晶矽层。2.如申请专利范围第1项所述之于半导体元件中形成多晶矽层的方法,其中于该氧化层上沈积该第一矽层的步骤系在一炉管温度介于摄氏500至700度之间施行。3.如申请专利范围第1项所述之于半导体元件中形成多晶矽层的方法,其中于该氧化层上沈积该第一矽层的步骤系在炉管压力介于0.2 m torr至5 torr之间。4.如申请专利范围第1项所述之于半导体元件中形成多晶矽层的方法,其中于该氧化层上沈积该第一矽层的步骤系为于一包含矽的反应气体与一载体气体的存在下进行低温化学气相沈积法。5.如申请专利范围第4项所述之于半导体元件中形成多晶矽层的方法,其中该包含矽的反应气体系选自包含矽甲烷(SiH4)、二氯矽烷(SiH2Cl2)、氚矽甲烷(SiD4)、二氯氘矽烷(SiD2Cl2)、三氯氚矽烷(SiDCl3)、三氯矽烷(SiHCl3)、氯氘矽烷(SiD3Cl)与氯化矽烷(SiH3Cl)之族群。6.如申请专利范围第4项所述之于半导体元件中形成多晶矽层的方法,该载体气体系选自氢(H2)、氘(D2)与氚(D3)。7.如申请专利范围第6项所述之于半导体元件中形成多晶矽层的方法,其中该载体气体的流速系介于100至5000 sccm之间。8.如申请专利范围第1项所述之于半导体元件中形成多晶矽层的方法,其中该第一矽层的厚度系介于50至2000埃之间。9.如申请专利范围第1项所述之于半导体元件中形成多晶矽层的方法,其中该非晶矽层的厚度系介于100至2000埃之间。10.一种快闪记忆胞的制造方法,包括:提供一基底;于该基底上形成一氧化层;于该氧化层上形成一多晶矽浮置闸极,包括:提供具有微晶多晶矽之一底部晶种层;于该底部晶种层上形成一顶部非晶矽层;以及回火该顶部非晶矽层;于该浮置闸极上提供一多晶矽层间介电层;以及于该多晶矽层间介电层上形成一多晶矽控制闸极。11.如申请专利范围第10项所述之快闪记忆胞的制造方法,其中在形成该晶种层的步骤中,炉管的制程温度系介于摄氏500至700度之间。12.如申请专利范围第10项所述之快闪记忆胞的制造方法,其中提供该底部晶种层的步骤系在炉管压力介于0.2 m torr至5 torr之间施行。13.如申请专利范围第10项所述之快闪记忆胞的制造方法,其中该底部晶种层之沈积系为于一包含矽的反应气体与一载体气体的存在下进行低温化学气相沈积法。14.如申请专利范围第13项所述之快闪记忆胞的制造方法,其中该包含矽的反应气体系选自包含矽甲烷(SiH4)、二氯矽烷(SiH2Cl2)、氘矽甲烷(SiD4)、二氯氘矽烷(SiD2Cl2)、三氯氘矽烷(SiDCl3)、三氯矽烷(SiHCl3)、氯氘矽烷(SiD3Cl)与氯化矽烷(SiH3Cl)之族群。15.如申请专利范围第13项所述之快闪记忆胞的制造方法,该载体气体系选自氢(H2)、氘(D2)与氚(D3)。16.如申请专利范围第15项所述之快闪记忆胞的制造方法,其中该载体气体的流速系介于100至5000 sccm之间。17.如申请专利范围第10项所述之快闪记忆胞的制造方法,其中该底部晶种层的厚度系介于50至2000埃之间。18.如申请专利范围第10项所述之快闪记忆胞的制造方法,其中该非晶矽层的厚度系介于100至2000埃之间。图式简单说明:第1图是习知的一种多晶矽闸极结构之剖面示意图。第2图是依照本发明之一较佳实施例的一种半导体元件结构之剖面示意图。第3图是依照本发明之一较佳实施例的另一种半导体元件结构之剖面示意图。 |
