| 主权项 |
1.集成存储器，-具有沿两个位线(BL1，/BL1)排列的存储单元(MC)，该存储单元(MC)与该两个位线(BL1，/BL1)相连接，-具有各带有一个选择晶体管(T)的两个基准存储单元(RC)，这些基准存储单元是各自经此选择晶体管与位线(BL1，/BL1)之一连接的，-具有一个第一开关元件(S1)，经此开关元件位线(BL1，/BL1)互相连接，-具有用于在第一基准存储单元(RC)中存储一个第一状态的，和在第二基准存储单元(RC)中存储一个第二状态的一个写入单元(T1，T2，VPRE、PRE)，该写入单元(T1，T2，VPRE、PRE)位于所述两个位线(BL1，/BL1)之间，-具有一个连接在所述位线上的控制单元(C1)，此控制单元用于生成在两个位线(BL1，/BL1)上的一个共同的基准电位(VREF)，其特征在于，控制单元(C1)为了在两个位线(BL1，/BL1)上产生共同的基准电位(VREF)，首先导电地接通第一开关元件(S1)和两个基准存储单元(RC)的选择晶体管(T)，以此避免在两个位线之间的电位差，并且此控制单元在某个时间间隔(Δt)之后阻断选择晶体管，在该时间间隔(Δt)上达到了一定的电位差(2U1)，而第一开关元件继续导电，以完全平衡该电位差。 |
