| 主权项 |
1.一种形成一铁电装置之方法,包括:利用一隔离区域,在一矽基底上形成至少一主动区域;在该至少一主动区域及该隔离区域上沈积复数层,其中,该复数层系包括一隔离层、一第一电极层、一铁电层、一第二电极层、及一第一介电层;基于一字元线罩幕,蚀刻该复数层之至少一层,藉以形成一第一蚀刻层及一未蚀刻层;形成一第一边衬,藉以定义该第一蚀刻层;基于该第一边衬,蚀刻该未蚀刻层之至少一部分,藉以形成一第二蚀刻层;形成一第二边衬,藉以定该第二蚀刻层;形成一中间介电层;在该中间介电层中开启一接触孔;以及形成一导电体,藉以填满该接触孔。2.如申请专利范围第1项所述之方法,更包括:掺杂该至少一主动区域及该隔离区域之一第一区域,其中,该第一区域系利用该第一边衬决定。3.如申请专利范围第1项所述之方法,更包括:掺杂该至少一主动区域及该隔离区域之一第二区域,其中,该第二区域系利用该第二边衬决定。4.如申请专利范围第1项所述之方法,更包括:沈积至少一额外介电层。5.如申请专利范围第4项所述之方法,其中,该至少一额外介电层系在沈积该中间介电层之前沈积。6.如申请专利范围第1项所述之方法,其中,蚀刻该字元线罩幕之该步骤系停止于该第一电极层。7.如申请专利范围第1项所述之方法,其中,蚀刻该字元线罩幕之该步骤系停止于该铁电层。8.如申请专利范围第1项所述之方法,其中,该第一边衬系用以蚀刻该第一电极层。9.如申请专利范围第1项所述之方法,更包括:形成一接触插塞。10.如申请专利范围第9项所述之方法,其中,形成该接触插塞之该步骤系利用化学机械研磨法完成。11.如申请专利范围第9项所述之方法,其中,形成该接触插塞之该步骤系利用蚀刻法完成。12.如申请专利范围第9项所述之方法,其中,该接触插塞系包括一位元线插塞。13.如申请专利范围第12项所述之方法,更包括:耦接一位元线至该位元线插塞。14.如申请专利范围第9项所述之方法,其中,该接触插塞系包括一源极线插塞。15.如申请专利范围第14项所述之方法,更包括:耦接一源极线至该源极线插塞。16.如申请专利范围第1项所述之方法,其中,该第一区域系淡掺杂。17.如申请专利范围第1项所述之方法,其中,该第二区域系浓掺杂。18.如申请专利范围第1项所述之方法,其中,开启该接触孔之该步骤系利用自我校准接触方法完成。19.如申请专利范围第1项所述之方法,其中,该介电层系氢化矽。20.如申请专利范围第1项所述之方法,其中,该第一边衬系二氧化矽。21.如申请专利范围第1项所述之方法,其中,该介电层系具有高度之二氧化矽蚀刻选择性。22.如申请专利范围第1项所述之方法,其中,该第一电极层系选自下列群组,其包括:一金属、一半导体材料、一金属氧化物、及一高度导电性材料。23.如申请专利范围第1项所述之方法,其中,该第一电极层系一多层之导电体组合。24.如申请专利范围第1项所述之方法,其中,该第二电极层系选自下列群组,其包括:一金属、一半导体材料、一金属氧化物、及一高度导电性材料。25.如申请专利范围第1项所述之方法,其中,该第二电极层系一多层之导电体组合。26.如申请专利范围第1项所述之方法,其中,该第一区域系掺杂N-材料。27.如申请专利范围第1项所述之方法,其中,该第二区域系掺杂N+材料。28.一种形成铁电装置之方法,包括:利用一浅沟渠隔离法,在一矽基底上形成至少一主动区域;在该至少一主动区域及一浅沟渠隔离区域上,形成复数层,其中,该复数层系包括一隔离层、一第一电极层、一铁电层、一第二电极层、及一第一介电层;基于一字元线罩幕,蚀刻该第一介电层及该第二电极层,藉以形成一第一蚀刻层及一未蚀刻层;形成一第一边衬,藉以定义该第一蚀刻层;基于该第一边衬,蚀刻该铁电层,藉以形成一第二蚀刻层;形成一第二边衬,藉以定义该第二蚀刻层;基于该第二边衬,蚀刻至少该第一电极层,藉以形成一第三蚀刻层;掺杂该至少一主动区域及该浅沟渠隔离区域之一第一区域,其中,该第一区域系利用该第二边衬决定;形成一第三边衬,藉以定义该第三蚀刻层;掺杂该至少一主动区域及该浅沟渠隔离区域之一第二区域,其中,该第二区域系利用该第三边衬决定;沈积一中间介电层;在该中间介电层中开启一接触孔;以及形成金属以填满该接触孔。29.如申请专利范围第28项所述之方法,更包括:沈积至少一额外介电层。30.如申请专利范围第29项所述之方法,其中,该至少一额外介电层系在沈积该中间介电层之前沈积。31.一种铁电装置,包括:至少一主动区域,系利用一浅沟渠隔离法,形成在一矽基底中;复数层,系沈积在该至少一主动区域及浅沟渠隔离区域上,其中,该复数层包括:一隔离层、一第一电极层、一铁电层、一第二电极层、及一第一介电层;一第一蚀刻层及一未蚀刻层,系基于一字元线罩幕,蚀刻该复数层之至少一层而形成;一第一边衬,用以定义该第一蚀刻层;一第二蚀刻层,系基于该第一边衬,蚀刻该未蚀刻层之至少一层而形成;该至少一主动区域及该浅沟渠隔离区域之一第一掺杂区域,其中,该第一掺杂区域系利用该第一边衬决定;一第二边衬,用以定义该第二蚀刻层;该至少一主动区域及该浅沟渠隔离区域之一第二掺杂区域,其中,该第二掺杂区域系利用该第二边衬决定;中间介电层沈积;一接触孔,开启在该中间介电层中;以及金属沈积,用以填满该接触孔。32.一种铁电装置,包括:至少一主动区域,系利用一浅沟渠隔离法,形成在一矽基底中;复数层,系沈积在该至少一主动区域及该浅沟渠隔离区域表面,其中,该复数层包括:一隔离层、一第一电极层、一铁电层、一第二电极层、及一第一介电层;一第一蚀刻层及一未蚀刻层,系基于一字元线罩幕,蚀刻该第一介电层及该第二电极层而形成;一第一边衬,用以定义该第一蚀刻层;一第二蚀刻层,系基于该第一边衬,蚀刻该铁电层而形成;一第二边衬,用以定义该第二蚀刻层;一第三蚀刻层,系基于该第二边衬,蚀刻至少该第一电极层而形成;该至少一主动区域及该浅沟渠隔离区域之一第一掺杂区域,其中,该第一区域系利用该第二边衬决定;一第三边衬,用以定义该第三蚀刻层;该至少一主动区域及该浅沟渠隔离区域之一第二掺杂区域,其中,该第二区域系利用该第三边衬决定;中间介电层沈积;一接触孔,开启在该中间介电层中;以及金属沈积,用以填满该接触孔。33.一种铁电装置,包括:至少一主动区域,系利用一浅沟渠隔离法,形成在一矽基底中;复数层,系沈积在该至少一主动区域及一浅沟渠隔离区域表面,其中,该复数层包括:一隔离层、一第一电极层、一铁电层、一第二电极层、及一第一介电层;一第一蚀刻层及一未蚀刻层,系基于一字元线罩幕,蚀刻该第一介电层而形成;一第一边衬,用以定义该第一蚀刻层;一第二蚀刻层,系基于该第一边榇,蚀刻该第二电极层而形成;一第二边衬,用以定义该第二蚀刻层;一第三蚀刻层,系基于该第二边视,蚀刻该铁电层而形成;一第三边衬,用以定义该第三蚀刻层;一第四蚀刻层,系基于该第三边衬,蚀刻至少该第一电极层而形成;该至少一主动区域及该浅沟渠隔离区域之一第一掺杂区域,其中,该第一区域系利用该第三边衬决定;一第四边衬,用以定义该第四蚀刻层;该至少一主动区域及该浅沟渠隔离区域之一第二掺杂区域,其中,该第二区域系利用该第四边衬决定;中间介电层沈积;一接触孔,开启在该中间介电层中;以及金属沈积,用以填满该接触孔。图式简单说明:第1图系-表示习知技艺的金属-铁电-金属-隔离-半导体场效电晶体(MFMIS FET)装置的剖面图;第2(A)及2(B)图系表示根据本发明、铁电记忆体装置的制造方法的流程图;第3(A)及3(B)图系分别表示具有利用浅沟渠隔离区域隔离的主动区域的基底的剖面图及俯视图;第4(A)及4(B)图系分别表示具有复数沈积层的基底层的剖面图及俯视图;第5(A)图系一装置的剖面图,其具有蚀刻成复数层的字元线;第5(B)图系一字元线罩幕的俯视图;第6(A)及6(B)图系分别表示一第二介电层的剖面图及俯视图,其系用以定义一第一蚀刻层的图案;第7(A)及7(B)图系分别表示一装置中、一第二蚀刻层及一第一掺杂区域的剖面图及俯视图;第8(A)及8(B)图系分别表示一装置中、一第二边衬及一第二掺杂区域的剖面图及俯视图,其中,该第二边衬系用以定义一方向T形闸极堆叠的图案;第9(A)及9(B)图系分别表示一装置的剖面图及俯视图,其中,该装置具有一光阻罩幕,用以蚀刻反向T形闸极堆叠间的中间介电层沈积;第10(A)及10(B)图系分别表示本发明之一第一可能实施例的剖面图及俯视图;第11图系表示根据本发明第一实施例的剖面图,其具有可能的电性连接;第12图系表示根据本发明第二实施例的剖面图;第13图系表示根据本发明第三实施例的剖面图;第14图系表示根据本发明第四实施例的剖面图;以及第15图系表示根据本发明第五实施例的剖面图。 |
