发明名称 错误管理拓扑结构
摘要 根据一实施例的一种方法包括把多个处理器核心分割成包含能执行一作业系统之至少一处理器核心的一主要分割区以及包含至少一不同处理器核心的一嵌入式分割区。此实施例的嵌入式分割区能够进行下列操作:接收用以在一目标储存装置上写入资料的一写入请求;与耦合至该嵌入式分割区的一远端系统通讯,并且把对应于该写入请求的资料再映射到该远端系统;检测尝试写入资料到该储存装置时的一错误,使未提交资料保持指向该目标储存装置;以及与该远端系统通讯以撷取对应于该写入请求的该未提交资料,并且把该未提交资料写入到该目标储存装置中。此实施例的嵌入式分割区另能够至少部分地独立于正在该主要分割区上执行的该作业系统而进行该等操作。
申请公布号 TW200813707 申请公布日期 2008.03.16
申请号 TW096108907 申请日期 2007.03.15
申请人 英特尔公司 发明人 利姆 文森特;罗瑟曼 麦可
分类号 G06F11/14(2006.01) 主分类号 G06F11/14(2006.01)
代理机构 代理人 恽轶群;陈文郎
主权项
地址 美国