| 主权项 |
1.一种在一正常操作模式与一测试模式之间可切换之积体电路,该积体电路具有输入接点、输出接点及具有视一电路架构而定选取之一输入或输出之一可再定义之接点,该电路包含:-一功能电路及一测试模式转换器,二者耦合在输入接点、输出接点及可再定义之接点之间;功能电路及测试模式转换器,在各自之正常操作模式及测试模式中,视电路架构而定驱动输出接点,可再定义之接点,将测试模式转换器安排成视电路架构而定在具有可再定义之接点各自的使用来为一输入或输出接点下以提供在输入接点及输出接点上信号之间之一第一及第二关系,关系已予以选取以便在具有可再定义之接点各自的使用来为一输入及输出接点下允许测试该呆滞及交叉错误。2.如申请专利范围第1项之积体电路,其包含由该电路架构允许及禁止之一可控制耦合,该测试模式转换器具有第一输入耦合至输入接点,第一输出耦合至输出接点,一第二输入耦合至可再定义之接点及一第二输出经可控制之耦合耦合至可再定义之接点。3.如申请专利范围第2项之积体电路,其中该测试模式转换器包含耦合在第一及第二输入及第一及第二输出之间之一集合之互斥或闸及/或互斥反或闸电路使得每一输出信号视自第一及第二输入来之各自之群之一互斥或闸信号而定,此处每一组含有至少二个输入接点,无二个群为相同或仅对第二接点相同及每一第一及第二输入属于至少一个群。4.如申请专利范围第3项之积体电路,其中与第二输入相关之群不包含第二输入。5.如申请专利范围第3项之积体电路,其包含一第一及第二副转换器及一乘法器,第一及第二副转换器具有各自之第一及第二输入/输出关系,第一及第二副转换器之输出耦合至输出接点及可控制之耦合之输入,第一副转换器之输入耦合至输入接点及可再定义之接点,第二副转换器之输入耦合至输入接点。6.一种电子电路,其包含:-一个或多个具有第一及第二接点及用于对各自之第一及第二接点写入或读取测试资料之测试介面之一第一积体电路;-具有输入接点,输出接点及一具有视一电路架构而定所选择之输入或输出功能之可再定义之接点之一第二积体电路;-在第一接点与输入接点之间,在第二接点与输出接点之间,及在可再定义之接点与第一或第二接点之间之连接,第二积体电路为在一正常操作模式与一测试模式之间之可切换者,第二积体电路包含一功能电路及一测试模式转换器,二者耦合在输入接点,输出接点及可再定义之接点之间,功能电路及测试模式转换器在各自之正常操作模式及测试模式中,视电路架构而定,驱动该输出接点,该可再定义之接点,将测试模式转换器安排成视电路架构而定,在具有可再定义之接点各自的使用来为一输入或输出下以提供在输入接点及输出接点上信号之间之一第一及第二关系,该关系已予以选定以便在可再定义之接点各自的使用来为输入接点下及为输出接点下允许测试该呆滞及交叉连接错误。7.如申请专利范围第6项之电子电路,其包含由该电路架构允许或禁止之一可控制之耦合,测试模式转换器具有第一输入耦合至输入接点,第一输出耦合至输出接点,一第二输入耦合至可再定义之接点及一第二输出经可控制之耦合耦合至可再定义之接点。8.如申请专利范围第7项之电子电路,其中该测试模式转换器包含耦合一群互斥或闸及/或互斥反或闸电路,其耦合在第一及第二输入及第一及第二输出之间以便在每一输出上之信号视来自一各自之群之第一及第二输入之一互斥或信号而定,该每一群含有至少二个输入接点,无二个群为相同或仅对第二接点相同,及每一第一及第二输入属于至少一个群。9.如申请专利范围第8项之电子电路,其中与第二输出相关之群不包含第二输入。10.如申请专利范围第7项之电子电路,其包含一第一及第二副转换器及一乘法器,第一及第二转换器具有各自的第一及第二输入/输出关系,第一及第二副转换器之输出耦合至输出接点及可控制之耦合之输入,第一副转换器之输入耦合至输入接点及可再定义之接点,第二副转换器之输入耦合至输入接点。11.一种测试一电子电路之方法,其包含在正常操作模式与测试模式之间可切换之一积体电路,该积体电路具有输入接点,输出接点及具有一视一电路架构而定选取之输入及输出功能之可再定义之接点,将积体电路安排成视电路架构而定在测试模式中在输入接点与输出接点上之信号之间具有将可再定义之接点各自的使用来为一输入或输出下以提供一第一及第二关系,该关系已予以选定以便在可再定义之接点各自的使用来为输入及输出下允许测试该呆滞及交叉连接错误,该方法包含:-视电路架构而定,在可再定义之接点各自的使用来为一输入或输出下在一第一及第二输入/输出关系之间,在输入接点与输出接点上之信号之间切换该积体电路;-对输入接点,视电路架构而定对可再定义之接点加上一组连续的输入信号,使得当连接成之积体电路无正常的错误时每一输入及输出在组之具有其结果之输出信号及在任何一对输入,任何一对输出及任何二个含有一输入与一输出上之信号之间之每一差异假设所有可能之逻辑値在一组之具有其结果,输出信号之输入信号中假设一可能之逻辑値;-观察响应输入信号之输出信号;-侦测当积体电路连接成无错误时来自应发生之输出信号是否有变动。图式简单说明:图1示出一电子电路之一部分;图2示出一积体电路;图3示出一测试模式转换器;图4示出另一测试模式转换器;图5示出尚有之另一测试模式转换器。 |
