半导体装置之检查方法

摘要

本发明乃有关：将形成于半导体晶圆(wafer)上之复数半导体晶片(chip)之积体电路，以晶圆状态来总括检查之半导体装置之查检查方法者。本发明之目的乃在：将多数，例如１０００个以上之探针(probe)端子，同时接触于形成在半导体晶圆上之半导体晶片之检查用电极，以晶圆状态来进行半导体晶片之检查之情况下，提供：即使施加于每１个探针端子之荷重极小，或者不必将探针端子向与半导体晶片之主面平行之方向移动来加以刷洗（scrub），探针端子与半导体切片之检查用电极亦在电气上能够确实被连接之方法者。本发明之特征乃在：在形成于半导体晶圆上之半导体晶片之检查用电极表面，形成不易被氧化而由金属所成之电镀层。在形成有电镀层之检查用电极，将接触器（ contactor）之凸起（bump），从半导体之垂直方向来加以接触。其后，对接触器之凸起外加电压，以此对半导体晶片总括进行预烧（burn－in）等之检查者。

主权项

1.一种半导体装置之检查方法,其特征为备有:在形成于半导体晶圆(wafer)上之复数半导体晶片(chip)的各主面上,形成各复数之检查用电极之第1工程;及在前述复数半导体晶片之各检查用电极表面,各形成不易被氧化之金属所成之电镀层之第2工程;将于与前述复数之半导体晶圆之各检查用电极对应之位置上,具有各突起电极之接触器之前述各突起电极,在形成有前述电镀层之前述各检查用电极,以前述各突起电极不致向前述半导体晶片之主面平行之方向移动之状态来接触之第3工程;及在前述各突起电极与前述检查用电极接触之状态下,向前述各突起电极各外加电压,对前述复数之半导体切片整体进行电气特性之检查之第4工程等为构成者。2.如申请专利范围第1项所述之半导体装置之检查方法,其中前述第3工程乃含有:在常温下使前述各突起电极与前述各检查用电极接触之工程者。3.如申请专利范围第1项所述之半导体装置之检查方法,其中前述第3工程乃含有:将前述各突起电极,以减低压力来使其接触在前述检查用电极之工程者。4.如申请专利范围第1项所述之半导体装置之检查方法中;在前述第4工程中对前述半导体晶片所进行之检查乃为预烧(burn-in)者。5.如申请专利范围第1项所述之半导体装置之检查方法,其中前述探针端子之先端面乃具有略为平坦之形状者。6.一种半导体装置之检查方法,其特征为备有:在形成于半导体晶圆上之半导体晶片主面上形成检查用电极之第1工程;及在前述半导体晶片之检查用电极表面,形成表面具有凹凸之无光泽电镀层之第2工程;及使接触器之探针端子,在形成有前述电镀层之前述检查用电极,以前述探针端子不致向前述半导体晶片之主面平行之方向移动之状态来接触之第3工程;及在前述探针端子与前述检查用电极接触之状态下,向前述探针端子外加电压,对前述半导体晶片进行检查之第4工程等为构成者。7.如申请专利范围第6项所述之半导体装置之检查方法,其中前述第3工程乃含有:在常温下使前述探针端子与前述检查用电极接触之工程者。8.如申请专利范围第6项所述之半导体装置之检查方法,其中前述第3工程乃含有:将前述探针端子,以减低压力来使其接触在前述检查用电极之工程者。9.如申请专利范围第6项所述之半导体装置之检查方法,其中在前述第4工程中对前述半导体晶片所进行之检查乃为预烧(burn-in)者。10.如申请专利范围第6项所述之半导体装置之检查方法,其中前述探针端子之先端面乃具有略为平坦之形状者。图式简单说明:第一图(a)乃本发明之各实施形态之半导体装置之检查方法所用之半导体晶圆之平面图,(b)则为形成于前述半导体晶圆上之半导体晶片之平面图。第二图(a)-第二图(c)均为本发明之第1实施形态之半导体装置之检查方法之各工程之断面图。第三图(a)乃本发明之各实施形态之半导体装置之检查方法所用之半导体晶圆收容器之平面图,(b)则为(a)之X-X线断面图。第四图为评估本发明所进行之评估试验之结果图。第五图本发明之第2实施形态之半导体装置之检查方法之断面图。