发明名称 Wafer Level Package Integration and Method
摘要 웨이퍼 레벨 칩 스케일 패키지에서, 웨이퍼 레벨 상호접속 구조체가 200℃를 초과하는 온도로 더미 기판에 형성된다. 제 1반도체 다이가 그 웨이퍼 레벨 상호접속 구조체에 장착된다. 웨이퍼 레벨 상호접속 구조체는 반도체 장치의 기능에 따라서 반도체 다이 및 하나 이상의 솔더 범프들 사이에 완전한 전기적 상호접속을 제공한다. 제 2반도체 다이가 제 1반도체 다이에 장착될 수 있다. 제 1밀봉체가 반도체 다이 위에 형성된다. 제 2밀봉체가 제 1밀봉체 위에 형성된다. 더미 기판이 제거된다. 제 1UBM이 제 1도전층과 전기적 접촉관계로 형성된다. 솔더 범프들이 제 1UBM과 전기적 접촉관계로 이루어진다. 제 2UBM이 반도체 다이를 웨이퍼 레벨 상호접속 구조체에 전기적으로 접촉시키도록 형성된다.
申请公布号 KR101631710(B1) 申请公布日期 2016.06.17
申请号 KR20080107248 申请日期 2008.10.30
申请人 스태츠 칩팩 피티이. 엘티디. 发明人 린, 야오지안
分类号 H01L21/60;H01L23/48;H01L23/52 主分类号 H01L21/60
代理机构 代理人
主权项
地址