| 摘要 |
<P>L'INVENTION CONCERNE UN APPAREIL PERMETTANT D'OPTIMISER LA DISTRIBUTION TEMPORELLE DU SIGNAL D'HORLOGE DELIVRE A L'ENTREE D'HORLOGE22 D'UN CIRCUIT LOGIQUE20 D'UN CALCULATEUR10. IL COMPREND UN CIRCUIT RETARDATEUR30, PLACE ENTRE UNE SOURCE DE SIGNAUX D'HORLOGE10, 14 ET L'ENTREE D'HORLOGE, QUI PEUT FAIRE VARIER LE RETARD DE L'APPLICATION DU SIGNAL D'HORLOGE ENTRE UNE DUREE MINIMALE ET UNE DUREE MAXIMALE SOUS COMMANDE D'UN CIRCUIT DE COMMANDE40 QUI, A PARTIR D'UN POINT DE SYNCHRONISATION INITIAL, FAIT VARIER GRADUELLEMENT LE RETARD DU SIGNAL D'HORLOGE AFIN DE DETERMINER UNE FENETRE DE CADENCEMENT POUR LE CIRCUIT LOGIQUE20 CONSIDERE. DANS CETTE FENETRE, LE CIRCUIT DE COMMANDE SELECTIONNE UN POINT DE SYNCHRONISATION OPTIMAL ET REGLE LE CIRCUIT RETARDATEUR SUR CE POINT OPTIMAL POUR LE MODE DE FONCTIONNEMENT NORMAL DU CALCULATEUR.</P>
|
