发明名称 半導体装置の製造方法、及び、半導体装置
摘要 シリコン基板上に平面状シリコン層を形成し、前記平面状シリコン層上に第1の柱状シリコン層と第2の柱状シリコン層とを形成する第1の工程と、前記第1の柱状シリコン層と前記第2の柱状シリコン層上に酸化膜ハードマスクを形成し、前記平面状シリコン層上にゲート絶縁膜より厚い第2の酸化膜を形成する第2の工程と、前記第1の柱状シリコン層と前記第2の柱状シリコン層の周囲にゲート絶縁膜を形成し、前記ゲート絶縁膜の周囲に金属膜及びポリシリコン膜を成膜し、前記ポリシリコン膜の膜厚は前記第1の柱状シリコン層と前記第2の柱状シリコン層との間の間隔の半分より薄く、ゲート配線を形成するための第3のレジストを形成し、異方性エッチングを行うことにより前記ゲート配線を形成する第3の工程と、を有する
申请公布号 JPWO2014049827(A1) 申请公布日期 2016.08.22
申请号 JP20140516126 申请日期 2012.09.28
申请人 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. 发明人 舛岡 富士雄;原田 望;中村 広記;シン ナヴァブ;ツェン ツィシャン;カマス アシット ラマチャンドラ;ワン キンペン
分类号 H01L21/8238;H01L21/28;H01L21/44;H01L27/092;H01L29/417;H01L29/423;H01L29/49 主分类号 H01L21/8238
代理机构 代理人
主权项
地址