| 主权项 |
1.一种制造一矽双极功率高频电晶体之方法,以保证维持适当之BVCER情况以避免射极至集极崩溃,包含以下步骤:配置一积体电阻器于半导体晶粒上之矽双极电晶体之至少一侧,该半导体晶粒系构成该矽双极电晶体之基体及连接该积体电阻器于该矽双极电晶体之基板与射极端点之间。2.如申请专利范围第1项之方法,含另一步骤,即,将积体电阻器构成一在半导体晶粒上之扩散p+电阻器。3.如申请专利范围第2项之方法,尚含一步骤,在产生至少一射极镇流电阻器之同时,在基极与射极端点间产生一积体电阻器。4.如申请专利范围第3项之方法,尚含另一步骤,为每一统合于形成矽双极电晶体之半导体晶粒中之至少一射极镇流电晶体引进一旁路电容器。5.如申请专利范围第1项之方法,尚含一步骤,在隔离层之顶部创造一如多晶矽或NiCr电晶体之积体电阻器。6.如申请专利范围第5项之方法,尚含一步骤,在产生至少一射极镇流电阻器之同时,产生积体电阻器于该矽双极电晶体之基极与射极端点之间。7.一种功率电晶体装置,能保证维持适当之BVCER情况以避免集极至射极之崩溃,包含:一积体电阻器沿半导体晶粒中之矽双极电晶体至少一侧,该晶粒构成矽双极电晶体之基体,该积体电阻器连接在矽双极电晶体之基极与射极端点之间。8.如申请专利范围第7项之功率电晶体装置,其中之积体电阻器为在半导体晶粒上之一扩散p+电阻器,由其可保证基极/射极电压始终低于集极电压。9.如申请专利范围第7项之功率电晶体装置,其中该积体电阻器为一置于隔离层顶部之多晶矽或NiCr电阻器。10.如申请专利范围第7项之功率电晶体装置,其系为一RF功率电晶体,尚构成一指状结构,其备有积体射极镇流电阻器以防热崩溃。11.如申请专利范围第10项之功率电晶体装置,其中之RF功率电晶体备有积体旁路电容器供每一积体射极镇流电阻器以增加RF功率电晶体之增益。图式简单说明:第一图说明作为DC增益hFE及fmax之函数之在1GHz时功率(RF)增益;第二图说明不同集极崩溃电压之特性;第三图说明一外部或积体BE-电阻器之第一可能性;第四图说明一充分积体BE-电阻器之第二可能性;第五图说明一典型RF功率电晶体布局;第六图说明第五图中之RF功率电晶体之剖面图;第七图说明根据本发明增加一BE电阻器于第五图之布局中。 |
