半导体集成电路器件

摘要

在由采用了存储电路(STC)和比较电路(CP)的存储单元构成的存储阵列中，将构成比较电路的多个晶体管中的、栅电极连接在检索线上的晶体管的源电极或漏电极的任一个电极与预充电到高电压的匹配线(HMLr)连接。而且，将匹配线判断电路(MDr)配置在预充电到低电压的匹配线(LMLr)上，根据信息的比较结果辨别在该匹配线内产生的比较信号电压。按照这种存储阵列的结构和动作，可以避免匹配线对内的检索线驱动噪声的影响，并以低功率且高速地进行比较动作。因此，能够实现可以用高速进行检索动作的低功率内容可寻址存储器。

主权项

1.一种半导体集成电路器件，包括多个匹配线对、与上述多个匹配线对交叉的多个检索线对、以及配置在上述多个匹配线对和上述多个检索线对的交点上的多个存储单元，所述半导体集成电路器件的特征在于：上述多个匹配线对，具有预充电电路，上述多个预充电电路，分别将上述匹配线对中的第1匹配线驱动到第1电压、将第2匹配线驱动到比第1电压低的第2电压，上述多个存储单元，具有存储电路和比较电路，上述比较电路，具有第1MOS晶体管和第2MOS晶体管，上述第1MOS晶体管和上述第2MOS晶体管的栅电极，分别与多条检索线连接，上述第1MOS晶体管和上述第2MOS晶体管的源电极或漏电极的任一个电极分别与上述多条第1匹配线连接。