| 主权项 |
一种二的整数次方状态之编码解码装置,包括有一编码器及一解码器,其中之编码器包括有:一振荡电路,用以产生编码器所需之基本频率;一相位除法器,其将该振荡电路之输出端所送出之基本频率脉波信号予以作相位除频之动作,而由其输出端QM﹑QN将除频后之信号送出;一位址阵列输入器,是由要侦测2C^nC状态并列输入脚位的电路所组成;一行列扫描器,其是由相位除法器所送出之QM信号而产生要扫描位址阵列输入器的行与列信号;一同步电路,当平行至串列输出器在送一串输入资料之后,该同步电路会在该资料串之最后一个位元,再挤上一个相位除法器之输出信号QM,再加上空白1或2位元时间,作为同步用;一平行至串列输出器,其是以相位除法器之QM﹑QN信号将位址阵列输入器之平行输入脚位,以2C^nC种状态编组,再加上同步电路之同步信号,将此平行资料转成串列资料输出;而该解码器包括有:一振荡电路,用以产生解码器所需之频率;一除频器,将基本频率除到行与列扫描器所需之频率;一位址阵列输入器,用以侦测2C^nC状态并列输入脚位的并列信号;一行列扫描器,用以扫描位址阵列输入器的行与列信号;一检知资料串同步信号,由资料输入端接受编码器传输过来的资料并检知该资料之启始位元,将整串资料作信号同步之整理;一上/下计数器解码电路,内部具有一上/下计数器,由检知资料串同步信号所送来之脉波之负缘,将上/下计数器清除,再依据位元之准位状态作上数及下数之动作,该上/下计数器的最后一正输出,即为位元的输出;一比较电路;一2C^nC态资料产生器,其将位址阵列输入器所输入之n种状态资料,用N bit来表示,再与上/下计数器解码电路所解码出来的资料在比较电路中作比较,而比较无误即由其信号输出端将解码后之信号输出。图一为本创作编码电路;图二为本创作之编码器在二态的编码实施例中,各相关之时序图;图三为本创作之编码器在四态的编码实施例中,各相关之时序图;图四为图一所示位址阵列输入器之四态电路图较佳实施例;图五为图四实施例中各输入脚位与各行信号之时序图;图六为图四实施例中,输入脚位在连接VSS﹑VDD﹑不接﹑及列信号S时之之S-IN信号时序图;图七为图一所示位址阵列输入器之八态电路图较佳实施例;图八系显示在图七实施例中各输入脚位在连接VSS﹑VDD﹑及列信号S1﹑S2﹑S3﹑S4﹑S5时之S-IN信号时序图;图九至图十二示意本创作之资料格式;图十三为本创作解码电路。 |
