发明名称 |
MOS型半导体器件及其制造方法 |
摘要 |
一种MOS型半导体器件包括:在绝缘膜上以薄壁状形成的单晶半导体层;通过栅绝缘膜形成在半导体层的两个侧壁表面中的每一个上的栅电极;形成在半导体层上以对应于栅电极的的源和漏区;在半导体层的一个侧壁表面上形成的第一金属-半导体化合物层,以与源和漏区形成肖特基结;以及具有与第一金属-半导体化合物层不同组成物、且形成在半导体层的另一侧壁表面上的第二金属-半导体化合物层,以与源和漏区形成肖特基结。 |
申请公布号 |
CN1881614A |
申请公布日期 |
2006.12.20 |
申请号 |
CN200610059230.0 |
申请日期 |
2006.01.27 |
申请人 |
株式会社东芝 |
发明人 |
土明正胜 |
分类号 |
H01L29/78(2006.01);H01L29/49(2006.01);H01L21/336(2006.01) |
主分类号 |
H01L29/78(2006.01) |
代理机构 |
永新专利商标代理有限公司 |
代理人 |
王英 |
主权项 |
1、一种MOS型半导体器件,包括:在绝缘膜上以壁状形成的单晶半导体层;绝缘地设置在该半导体层的两个侧壁表面中的每一个上的栅电极;形成在所述半导体层上的源和漏区;形成在所述半导体层的所述侧壁表面之一上的第一金属-半导体化合物层,以在所述第一金属-半导体化合物层和所述源和漏区中的每一个之间形成肖特基结;以及具有与所述第一金属-半导体化合物层不同的组成物、且形成在所述半导体层的另一侧壁表面上的第二金属-半导体化合物层,以在所述第二金属-半导体化合物层和所述源和漏区中的每一个之间形成肖特基结。 |
地址 |
日本东京都 |