发明名称 VERTICAL BLANKING ERASING PERIOD DETECTING CIRCUIT
摘要
申请公布号 JPS60136479(A) 申请公布日期 1985.07.19
申请号 JP19840251446 申请日期 1984.11.28
申请人 PHILIPS' GLOEILAMPENFABRIEKEN NV 发明人 KURUTO YOHANESU
分类号 H04N5/10 主分类号 H04N5/10
代理机构 代理人
主权项
地址