设置在载体上的超大规模集成芯片的设计系统以及由该系统设计的模块

摘要

本发明中描述了安置在一个载体上的VLSI芯的设计系统以及由此设计的模块。在一个自上而下的设计系统中通过整体地设计芯片和芯片载体的方法可使电气电路整体地、同时地实现最优化。整个逻辑电路被分割成适宜放置在芯片上的分区。芯片放置在载体上时要考虑到使连接线点长度为最短并且能最好提供平行连接线。对应的输入/输出触点被互相一一对应地设置。设计多块芯片时，采取由外到里，从指定I/O触点开始。

主权项

1、用于包含在超大规律集成半导体芯片(1、2、1X、2X、3X)中的电气电路的设计系统，上述的半导体芯片被封装在一个具有更高的封装等级、含有必要的连接线(S1、S2、V23)的载体媒介上，所做的改进的特征在于：为了连接线的点长度实现最优化的缩短，和为了提高总体性能，在设计过程中： a)完整的电路被从整体上加以看待和考虑， b)上述电路被分割、分区后安置在不同的半导体芯片上，并且同时放置在上述的载体媒介上， c)在芯片之间提供最少数量和最短长度的连接线， d)在芯片之间提供最少数量的输入/输出触点I/O(111至11n、121至12n、131至13n、141至14n、211至21n、222至22n、231至23n、241至24n)； e)对应的I/O(AO的AO，Al与Al，An与An，111与121，131与231，141与241)被设置互相一一对应， f)属于某些I/O(Co至Cn，Do至Dn，Eo至En以及与这些I/O有关的电路设置该芯片上的分区(50、60、70)中，或者设置尽可能靠近上述这些I/O的芯片中， g)在一块芯片内安置电气电路时要考虑到设置在该芯片的周边区域中的I/O， h)上述的芯片被安置在具有更高封装级别的载体媒介上，使得被安置好的芯片之间的连接线以及点连接线为最短。