| 摘要 |
<p>L"invention concerne plusieurs signaux d"horloge (CLK 1-6) à rapport cyclique d"environ 50 % (CLK 3) et à phases se chevauchant (CLK 2). Pour ce qui concerne les phases de la pluralité d"horloges (256), la phase d"un signal d"horloge séparé chevauche la phase d"un signal d"horloge antérieur, dans des proportions égales au chevauchement de la phase du signal d"horloge suivant (CLK 1-3). L"invention porte également sur plusieurs portes logiques de précharge cadencée (CP), couplés en série. Pour ce qui concerne la circulation de données dans la porte logique CP séparée, la porte logique reçoit son entrée de données en provenance d"une porte logique CP antérieure de la série et passe à la porte logique CP suivante. La porte logique peut seulement alimenter un autre circuit logique dans une boucle de rétroaction ou une boucle et une chaîne d"anticipation utilisant le signal d"horloge à plusieurs phases.</p> |
