| 主权项 |
1.一种使用记忆体之方法,其包含以下步骤: 对与一第一字线相关联之一组非挥发性储存元件 执行读取操作,该组非挥发性储存元件系一群非挥 发性储存元件之一部分;及 禁止对该群中与其它字线相关联之非挥发性储存 元件执行读取操作。 2.如请求项1之方法,其中: 执行读取操作之该步骤包括向该第一字线施加一 读取比较电压及向该等其它字线施加另一电压。 3.如请求项1之方法,其中: 该群非挥发性储存元件系一非挥发性储存元件区 块。 4.如请求项1之方法,其中: 该群非挥发性储存元件系快闪记忆体单元。 5.如请求项1之方法,其中: 该群非挥发性储存元件系NAND快闪记忆体单元。 6.如请求项1之方法,其中: 该群非挥发性储存元件系配置在一组NAND串上之 NAND快闪记忆体单元; 该第一字线连接至该等NAND串中之每一者; 该等其它字线连接至该等NAND串中之每一者;及 执行读取操作之该步骤包括向该第一字线施加一 读取比较电压及向该等其它字线施加一通过电压 。 7.如请求项1之方法,其中: 该群非挥发性储存元件系多位准NAND快闪记忆体单 元。 8.如请求项1之方法,其中: 该群非挥发性储存元件系一多位准NAND快闪记忆体 单元区块; 该第一字线与一第一逻辑页及一第二逻辑页相关 联;及 该等其它字线与其它逻辑页相关联。 9.如请求项1之方法,其进一步包含以下步骤: 对与该第一字线相关联之该等非挥发性储存元件 执行程式化操作;及 禁止对该群中与该等其它字线相关联之该等非挥 发性储存元件执行程式化操作。 10.如请求项9之方法,其中: 该群非挥发性储存元件系配置在一组NAND串上之一 NAND快闪记忆体单元区块; 该第一字线连接至该等NAND串中之每一者; 该等其它字线连接至该等NAND串中之每一者;及 执行读取操作之该步骤包括向该第一字线施加一 读取比较电压及向该等其它字线施加一通过电压 。 11.如请求项9之方法,其中: 该等非挥发性储存元件系多位准NAND快闪记忆体单 元; 该第一字线与一第一逻辑页及一第二逻辑页相关 联;及 该等其它字线与其它逻辑页相关联。 12.如请求项1之方法,其中执行读取操作之该步骤 及禁止读取操作之该步骤包括: 接收一特定读取操作之一实体位址; 判定该实体位址是否有效; 若该实体位址有效,则执行该等特定读取操作;及 若该实体位址无效,则不执行该等特定读取操作。 13.如请求项1之方法,其中执行读取操作之该步骤 及禁止读取操作之该步骤包括: 接收一特定读取操作之一逻辑位址;及 将该逻辑位址映射至一与该第一字线相关联之有 效实体记忆体位置。 14.一种使用具有一组字线之记忆体之方法,其包含 以下步骤: 对与一非挥发性储存元件区块之一第一控制线相 关联的一或多个逻辑页执行读取操作;及 禁止对与该非挥发性储存元件区块之其它控制线 相关联之逻辑页执行读取操作。 15.如请求项14之方法,其中: 该等非挥发性储存元件系配置在一组NAND串上之 NAND快闪记忆体单元; 该第一控制线系一连接至该等NAND串中之每一者之 第一字线; 该等其它控制线系连接至该等NAND串中之每一者之 其它字线;及 执行读取操作之该步骤包括向该第一字线施加一 读取比较电压及向该等其它字线施加一通过电压 。 16.如请求项14之方法,其中: 该等非挥发性储存元件系多位准NAND快闪记忆体单 元。 17.一种使用记忆体之方法,其包含以下步骤: 对与一特定字线相关联之一群非挥发性储存元件 执行读取操作;及 禁止对与邻近该特定字线之一或多个字线相关联 之非挥发性储存元件执行读取操作。 18.如请求项17之方法,其进一步包含以下步骤: 对与该特定字线相关联之该群非挥发性储存元件 执行程式化操作;及 禁止对与邻近该特定字线之字线相关联之该等非 挥发性储存元件执行程式化操作。 19.如请求项17之方法,其中: 该群非挥发性储存元件系配置在一组NAND串上之 NAND快闪记忆体单元; 该特定字线连接至该等NAND串中之每一者;及 邻近该特定字线之该等字线连接至该等NAND串中之 每一者。 20.如请求项17之方法,其中: 该群非挥发性储存元件系多位准NAND快闪记忆体单 元。 21.如请求项17之方法,其中: 与该特定字线相关联之该群非挥发性储存元件及 与邻近该特定字线之字线相关联之该等非挥发性 储存元件被一起组成群组作为非挥发性储存元件 之一较大组之一子组。 22.一种使用记忆体之方法,其包含以下步骤: 对一群非挥发性储存元件之一第一字线执行读取 操作;及 禁止对该群非挥发性储存元件之所有其它字线执 行读取操作。 23.如请求项22之方法,其中: 该群非挥发性储存元件系一NAND快闪记忆体单元区 块。 24.一种处理器可读取纪录媒体,其上纪录有处理器 可读程式码,该处理器可读程式码用于程式化一或 多个处理器以存取非挥发性记忆体,该处理器可读 程式码: 允许对一非挥发性储存元件区块之一个字线执行 读取操作;及 禁止对该非挥发性储存元件区块之所有其它字线 执行读取操作。 25.如请求项24之处理器可读取纪录媒体,其中该处 理器可读程式码: 允许对该一个字线执行程式化操作;及 禁止对该非挥发性储存元件区块之所有其它字线 执行程式化操作。 26.如请求项24之处理器可读取纪录媒体,其中: 该等非挥发性储存元件系配置在一组NAND串上之 NAND快闪记忆体单元; 该第一字线连接至该等NAND串中之每一者; 该等其它字线连接至该等NAND串中之每一者;及 该处理器可读程式码程式化该或该等处理器以执 行读取操作,其包括向该第一字线施加一读取比较 电压及向该等其它字线施加一通过电压。 27.如请求项26之处理器可读取纪录媒体,其中: 该等非挥发性储存元件系多位准NAND快闪记忆体单 元; 该第一字线与一第一逻辑页及一第二逻辑页相关 联;及 该等其它字线与其它逻辑页相关联。 28.一种记忆体系统,其包含: 一非挥发性储存元件阵列,该非挥发性储存元件被 分组成多组非挥发性储存元件,各组非挥发性储存 元件系至少部分受控于一组字线;及 一控制系统,该控制系统对该等非挥发性储存元件 之一第一组之一第一字线执行读取操作且不对该 等非挥发性储存元件之该第一组之其它字线执行 读取操作。 29.如请求项28之记忆体系统,其中: 该等非挥发性储存元件组系非挥发性储存元件区 块。 30.如请求项28之记忆体系统,其中该控制系统: 判定一实体位址是否有效; 若该实体位址有效,则对该第一字线执行该等读取 操作;及 若该实体位址无效,则不对其它字线执行读取操作 。 31.如请求项28之记忆体系统,其中: 该控制系统存取一特定读取操作之一逻辑位址,且 将该逻辑位址映射至一与该第一字线相关联之有 效实体位址。 32.如请求项28之记忆体系统,其中: 该第一组非挥发性储存元件系配置在一组NAND串上 之NAND快闪记忆体单元; 该第一字线连接至该等NAND串中之每一者; 该等其它字线连接至该等NAND串中之每一者;及 该控制器藉由向该第一字线施加一读取比较电压 及向该等其它字线施加一通过电压来对该第一字 线执行读取操作。 33.如请求项28之记忆体系统,其中: 该等非挥发性储存元件系多位准NAND快闪记忆体单 元; 该第一字线与一第一逻辑页及一第二逻辑页相关 联;及 该等其它字线与其它逻辑页相关联。 34.如请求项28之记忆体系统,其中 该控制系统对该第一组非挥发性储存元件之该第 一字线执行程式化操作且不对该第一组非挥发性 储存元件之该等其它字线执行程式化操作。 35.一种使用记忆体之方法,该记忆体包括非挥发性 储存元件区块,该方法包含以下步骤: 识别一待保护之区块; 识别一待用于该待保护之区块中之字线; 对待用于该待保护之区块中之该字线执行读取操 作;及 禁止对该待保护之区块之所有其它字线执行读取 操作。 36.如请求项35之方法,其中该执行步骤及该禁止步 骤包括: 判定与一特定读取操作相关联之一实体位址是否 在待用于该待保护之区块中之该字线上; 若该实体位址在待用于该待保护之区块中之该字 线上,则执行该特定读取操作;及 若该实体位址在该待保护之区块中之一不同字线 上,则不执行该特定读取操作。 37.如请求项35之方法,其中该执行步骤及该禁止步 骤包括: 将一逻辑位址映射至一与待用于该待保护之区块 中之该字线相关联的适当实体位置。 38.如请求项35之方法,其进一步包含以下步骤: 对待用于该待保护之区块中之该字线执行程式化 操作;及 禁止对该待保护之区块之所有其它字线执行程式 化操作。 39.如请求项35之方法,其中: 该等非挥发性储存元件系配置在一组NAND串上之 NAND快闪记忆体单元; 待使用之该字线连接至该等NAND串中之每一者;及 该等其它字线连接至该等NAND串中之每一者。 40.如请求项35之方法,其中: 该等非挥发性储存元件系多位准NAND快闪记忆体单 元; 待用于该待保护之区块中之该字线与一第一逻辑 页及一第二逻辑页相关联;及 该等其它字线与其它逻辑页相关联。 41.如请求项35之方法,其中: 该等非挥发性储存元件系NAND快闪记忆体单元。 图式简单说明: 图1系一NAND串之俯视图。 图2系该NAND串之等效电路图。 图3系该NAND串之横截面图。 图4系描绘三个NAND串之电路图。 图5系一非挥发性记忆体系统之一实施例的方块图 ,本发明之各种态样系于该系统中实施。 图6说明一记忆体阵列之组织之一实例。 图7描绘该行控制电路之一部分。 图8描绘使用一根据本发明之一实施例之记忆体的 电子装置之一实例的方块图。 图9系用于图8之电子装置中之一记忆体之一实例 的方块图。 图10系描述一用于没有读取干扰地操作记忆体装 置之方法之一实施例的流程图。 图10A系描述一用于没有读取干扰地操作记忆体装 置之方法之一实施例的流程图。 图10B系描述一用于没有读取干扰地操作记忆体装 置之方法之另一实施例的流程图。 图11描绘逻辑至实体映射之一实例。 图12描绘记忆体单元临限値分布且说明用于程式 化多位准记忆体单元之一技术之一实例。 |
