| 主权项 |
1.一种半导体封装基板之电性连接端结构之制法,系包含:提供一基板,并于该基板表面绝缘层上覆盖一导电膜;于该导电膜上形成一第一图案化阻层,并使该第一阻层形成有第一开口以外露出该导电膜;于该第一开口内电镀形成一图案化线路层;于该具图案化线路层之基板表面覆盖一第二图案化阻层,并使该第二阻层形成有第二开口,以外露出于该线路层之电性连接垫部分,且该第二开口尺寸系大于该电性连接垫处之该第一开口尺寸;于该第一开口中之该电性连接垫上电镀形成有第一金属保护层,并使该第一金属保护层外露出该第一开口;以及于该第二开口中之该第一金属保护层上电镀形成有第二金属保护层,俾使该第二金属保护层形成一盖状结构以覆盖住该第一金属保护层之上表面与侧边部分。2.如申请专利范围第1项之半导体封装基板之电性连接端结构之制法,复包括移除该第二、第一阻层及其所覆盖之导电膜。3.如申请专利范围第2项之半导体封装基板之电性连接端结构之制法,复包括在该基板表面上形成一图案化拒焊层,俾使该拒焊层形成有开口以外露出该完成电镀金属保护层之电性连接垫。4.如申请专利范围第1项之半导体封装基板之电性连接端结构之制法,其中,该第一金属保护层系为一镍金属层。5.如申请专利范围第1项之半导体封装基板之电性连接端结构之制法,其中,该第二金属保护层系为一金金属层。图式简单说明:第1A至1H图系显示习知半加成法(SAP)与无电镀导线(NPL)电镀制程之剖面示意图;第2A至2F图系显示习知形成基板线路结构与电性连接垫上之金属保护层之制程剖面示意图;以及第3A至3F图系显示本发明之半导体封装基板之电性连接端结构之制法剖面示意图。 |
