| 主权项 |
1.一种多晶片电阻器之制造方法,包含有:于基板第1面形成多数第1电极层之步骤;将分别与前述第1电极层电性连接之多数电阻体形成于前述基板之前述第1面之步骤;将用以分离前述第1电极层之多数狭缝形成于前述基板之步骤;形成端面电极之步骤,而该端面电极系形成于前述基板之前述狭缝之端面且连接于接近前述多数第1电极层之前述狭缝之端面;利用前述多数狭缝切断前述基板以分离为部分基板之步骤;及除去前述端面电极之部分使前述多数电阻体彼此不导通之步骤。2.如申请专利范围第1项之多晶片电阻器之制造方法,更包含将连接前述端面电极之第2电极层形成于连接于前述基板之第2面之前述狭缝之部分之步骤。3.如申请专利范围第2项之多晶片电阻器之制造方法,更包含除去连接于前述端面电极之前述部分之前述第2电极层之部分之步骤。4.如申请专利范围第1项之多晶片电阻器之制造方法,其中前述除去前述端面电极之前述部分之步骤中,更包含以雷射除去前述部分之步骤。5.如申请专利范围第4项之多晶片电阻器之制造方法,更包含形成覆盖前述多数电阻体之至少一个之上方之保护层之步骤,且前述除去端面电极之前述部分之步骤中,包含以与前述基板之第2面非平行之角度从前述第2面侧边照射前述雷射于前述部分之步骤。6.如申请专利范围第5项之多晶片电阻器之制造方法,更包含有:将连接前述端面电极之第2电极层形成于接近前述基板之第2面之前述狭缝之部分之步骤;及以前述雷射除去连接前述端面电极之前述部分之前述第2电极层之部分之步骤。7.如申请专利范围第5项之多晶片电阻器之制造方法,其中前述保护层为树脂制成者。8.如申请专利范围第1项之多晶片电阻器之制造方法,更包含形成覆盖前述多数电阻体之至少一个之上方之保护层之步骤。9.如申请专利范围第8项之多晶片电阻器之制造方法,其中前述保护层为树脂制成者。10.如申请专利范围第1项之多晶片电阻器之制造方法,其中前述形成多数狭缝之步骤更包含以切割工法形成前述狭缝之步骤。11.如申请专利范围第1项之多晶片电阻器之制造方法,更包含将前述部分基板分割为多数分别具有前述多数电阻体中之多数电阻体之单片状基板之步骤。12.如申请专利范围第11项之多晶片电阻器之制造方法,其中前述除去前述端面电极之前述部分之步骤系在前述将前述基板分割为前述部分基板之步骤后进行。13.如申请专利范围第11项之多晶片电阻器之制造方法,其中前述除去前述端面电极之前述部分之步骤系在前述将前述基板分割为前述部分基板之步骤前进行。图式简单说明:第1图是藉本发明之实施形态1中之制造方法所得到之多晶片电阻器之立体图。第2图是实施形态1之电阻器之截面图。第3图是实施形态1之制造方法中而使用之薄片状基板之上面立体图。第4A图及第4B图是显示实施形态1之多晶片电阻器之制造方法之上面图。第5A图及第5B图是显示实施形态1之电阻器之制造方法之截面图。第6A图及第6B图是显示实施形态1之电阻器之制造方法之上面图。第7A图及第7B图是显示实施形态1之电阻器之制造方法之截面图。第8A图及第8B图是显示实施形态1之电阻器之制造方法之上面图。第9A图及第9B图是显示实施形态1之电阻器之制造方法之截面图。第10A图及第10B图是显示实施形态1之电阻器之制造方法之上面图。第11A图及第11B图是显示实施形态1之电阻器之制造方法之截面图。第12图是实施形态1之制造方法中所使用之基板之里面立体图。第13图是显示实施形态1之电阻器之制造方法之截面图。第14图是实施形态1之制造方法中所使用之基板之里面立体图。第15图是显示实施形态1之电阻器之制造方法之截面图。第16图是实施形态1之制造方法中所使用之基板之上面立体图。第17图是实施形态1之制造方法中所使用之薄长方形基板之侧面图。第18图是实施形态1之制造方法中所使用之薄长方形基板之上面立体图。第19图是实施形态1之制造方法中所使用之薄长方形基板之里面立体图。第20图是显示实施形态1之电阻器之制造方法之上面图。第21图是显示实施形态1之电阻器之制造方法之截面图。第22图是显示实施形态1之电阻器之制造方法之截面图。第23图是显示实施形态1之电阻器之制造方法之截面图。第24图是本发明之实施形态2之多晶片电阻器之制造方法中所使用之薄片状基板之侧面图。第25图是实施形态2之制造方法中而使用之基板之上面立体图。第26图是实施形态2之制造方法中所使用之基板之里面立体图。第27图是显示实施形态2之电阻器之制造方法之上面图。第28图是显示实施形态2之电阻器之制造方法之截面图。第29图是显示实施形态2之电阻器之制造方法之截面图。第30图是显示实施形态2之电阻器之制造方法之截面图。第31图是显示习知之多晶片电阻器之制造方法之立体图。第32图是习知之电阻器之立体图。第33图是显示习知之电阻器之制造方法之截面图。 |
