用于多核处理器的存储指令排序

摘要

提供一种用于在廉线处理器中最小化延迟的方法和装置。通过将存储数据经过排序序列发送到外部存储器，使无序指令调度程序中的指令被有序地执行，而且不需要延迟廉线。

主权项

1.一种处理器，包括：写缓冲区，该写缓冲区具有用于把将被存储的数据存储到外部存储区的多个写缓冲项；系统接口，该系统接口包括：排序序列、排序排序存储在写缓冲区内的数据经过排序序列中的排序序列项被发送到外部存储器；排序序列逻辑，该排序序列逻辑一旦检测到存储排序指令的执行，则确保由排序序列中的排序序列项所标识的写缓冲区地址在用于随后发布的存储指令的地址之前被发送到外部存储器。