半导体积体电路

摘要

本发明的构成，系为针对差动增幅电路，在双极子电晶体的射极区域与集极区域的基极区域上使用具有补偿闸极28、29的元件，将该反向闸极28、29分别连接至他方电晶体的集极或是射极24、25，加诸正回授使其各电晶体的动作变大。本发明的效果，由于能使电晶体的动作高速化或是使输出的振幅变大，所以可以使差动增幅电路的增幅率提高且使电路的动作安定化，因此，与使用过去的双极子电晶体或FET之差动增幅电路比较，可以达到电路的积体化或元件动作的安定化。

主权项

1. 一种半导体积体电路,系为具有:具备第一导电型的基极区域(22)、及被形成在此基极区域表面上的第2导电型之射极区域(26)、及与此射极区域离间而被形成在前述基极区域表面上的第二导电型之集极区域(24.24')、及至少介由绝缘膜而被形成在前述射极区域与前述集极区域间的前述基极区域表面上之导电膜等之第一电晶体;及具备第1导电型的基极区域(23)、及被形成在此基极区域表面上的第二导电型之射极区域(27)、及与此射极区域离间而被形成在前述基极区域表面上,且被连接至前述第一电晶体的导电膜的第二导电型之集极区域(25.25')、及至少介由绝缘膜而被形成在前述射极区域与前述集极区域间的前述基极区域表面上,且被连接至前述第一电晶体的集极区域的导电膜(29,29')等之第二电晶体;及被连接在前述第一电晶体的射极区域与前述第二电极体的射极区域之定电流源(I);及被连接在前述第一电晶体的集极区域与所定电压之间的第一负荷元件(R1);及被连接在前述第二电晶体的集极区域与前述所定电压之间的第二负荷元件(R2);其特征为:具有将前述第一电晶体的基极区域与前述第二电晶体的基极区域作为输入,将前述第一电晶体的集极区域与前述第二电晶体的集极区域作为输出之差动增幅电路。2. 一种半导体积体电路,系为具有:将介由分离区域而被形成在第一导电型的半导体基板之第二导电型的2个孔洞区域作为基极区域(22.23),且相互的离间而被形成在2个基极区域的第一导电型的集极区域(24.24'、25.25')与射极区域(26.27)、及介由绝缘膜而被形成在前述集极区域与前述射极区域之间的前述半导体基板上的导电膜(28,28',29,29')等第一及第二电晶体;及共通被连接在前述第一及第二电晶体的射极区域之定电流源(I)、及被连接在前述第一电晶体的集极区域与所定电压之间的第一负荷元件(R1);及被连接在前述第二电晶体的集极区域与所定电压之间的第二负荷元件(R2);及连接前述第一电晶体的集极区域与前述第二电晶体的导电膜之手段;及连接前述第二电晶体的集极区域与前述第一电晶体的导电膜之手段等;其特征为具有将前述第一电晶体的基极区域作为第一输入(IN1)、及将前述第二电晶体的基极区域作为第二输入(IN2)、及将前述第一电晶体的集极区域作为第一输出(OUT1)、及将前述第二电晶体的集极区域作为第二输出(OUT2)之差动增幅电路。3. 一种半导体积体电路,系为具有第一导电型的射极区域(26)、及第一导电型的集极区域(24.24')、及具有第二导电型的基极区域(22)之第一电晶体、及第一导电型的射极区域(27)、及第一导电型的集极区域(25.25')、及具有第二导电型的基极(23)之第二电晶体、及被连接在前述第一电晶体的集极区域与所定电压之间的第一负荷元件(R1)、及被连接在前述第二电晶体的集极区域与所定电压之间的第二负荷元件(R2)、及共通被连接在前述第一及第二电晶体的射极区域之定电流源(I),且具有将前述第一及第二电晶体的集极区域作为输出(OUT1.OUT2)之差动增幅电路之半导体积体电路;其特征为具有:介由绝缘膜而被形成在前述第一及第二电晶体的射极区域与集极区域之间的基极区域上之导电膜(28.28'、29.29')、及连接前述第一电晶体的前述导电膜与前述第二电晶体的集极区域之手段、及连接前述第二电晶体的前述导电膜与前述第一电晶体的集极区域之手段等之差动增幅电路。4. 如申请专利范围第1项之半导体积体电路,其中具有被设在前述第一电晶体的集极区域与前述第一负荷元件之间之第一电压降下元件、及被设在前述第二电晶体的集极区域与前述第二负荷元件之间之第二电压降下元件。5. 如申请专利范围第2项之半导体积体电路,其中具有被设在前述第一电晶体的集极区域与前述第一负荷元件之间的第一电压降下元件、及前述第二电晶体的集极区域与前述第二负荷元件之间的第二电压降下元件。6. 如申请专利范围第3项之半导体积体电路,其中具有被设在前述第一电晶体的集极区域与前述第一负荷元件之间的第一电压降下元件、及前述第二电晶体的集极区域与前述第二负荷元件之间的电压降下元件。图示简单说明:第1图系为表示本发明实施例之电路图。第2图系为用于本发明的实施例之电晶体的断面图。第3图系为用于本发明的实施例之电晶体的断面图。第4图系为表示过去的差动增幅电路之电路图。