| 发明名称 | 多芯片组件 | ||
| 摘要 | 在母芯片上安装层叠芯片的多芯片组件中，提供芯片尺寸更小的多芯片组件。在母芯片的配置数字单元(5)，在其上安装层叠芯片(10)。将模拟单元(4)配置在母芯片的周围，在模拟单元(4)和数字单元(5)之间配置I/O单元组(22)。连接层叠芯片(10)和母芯片(1)的引线(23)和数字布线(125)不与模拟单元(4)交叉地连接I/O单元组(22)。由此，减少I/O单元区域(6)中配置的I/O单元数目，缩小I/O区域，缩小母芯片的尺寸。 | ||
| 申请公布号 | CN1314118C | 申请公布日期 | 2007.05.02 |
| 申请号 | CN01137290.7 | 申请日期 | 2001.09.21 |
| 申请人 | 三洋电机株式会社 | 发明人 | 津田广之 |
| 分类号 | H01L25/00(2006.01) | 主分类号 | H01L25/00(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 王勇;陈景峻 |
| 主权项 | 1.一种多芯片组件，包括：具有电路区域和多个键合焊盘的第1半导体芯片；以及具有多个键合焊盘并安装在所述第1半导体芯片上的第2半导体芯片；将所述第1和第2半导体芯片的键合焊盘通过引线键合来连接；其特征在于：将所述第1半导体芯片的键合焊盘的至少一部分配置在所述电路区域的内部，所述电路区域有模拟单元和数字单元；将在所述电路区域的内部配置的键合焊盘的至少一个配置在所述模拟单元和数字单元之间。 | ||
| 地址 | 日本大阪府 | ||