| 发明名称 | 绝缘体上半导体衬底和器件及其形成方法 | ||
| 摘要 | 提供一种在变化的深度包含构图的隐埋绝缘体层的改进绝缘体上半导体(SOI)衬底。特别地，该SOI衬底具有基本上平面的上表面并且包括：(1)不包含任何隐埋绝缘体的第一区，(2)在第一深度(也就是从SOI衬底的平面上表面测量)包含构图的隐埋绝缘体层的第一部分的第二区，以及(3)在第二深度包含构图的隐埋绝缘体层的第二部分的第三区，其中第一深度大于第二深度。一个或多个场效应晶体管(FET)可以在该SOI衬底中形成。例如，FET可以包括：位于SOI衬底的第一区中的通道区，位于SOI衬底的第二区中的源极和漏极区，以及位于SOI衬底的第三区中的源极/漏极扩展区。 | ||
| 申请公布号 | CN101038936A | 申请公布日期 | 2007.09.19 |
| 申请号 | CN200710001623.0 | 申请日期 | 2007.01.09 |
| 申请人 | 国际商业机器公司 | 发明人 | 托马斯·W.·迪耶尔;骆志炯;杨海宁 |
| 分类号 | H01L29/786(2006.01);H01L27/12(2006.01);H01L21/336(2006.01);H01L21/84(2006.01) | 主分类号 | H01L29/786(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 秦晨 |
| 主权项 | 1.一种绝缘体上半导体(SOI)衬底，它具有构图的隐埋绝缘体层位于其中的基本上平面的上表面，其中该SOI衬底包括不包含任何隐埋绝缘体的第一区，包含在距离基本上平面的上表面的第一深度处的构图的隐埋绝缘体层的第一部分的第二区，以及包含在距离基本上平面的上表面的第二深度处的构图的隐埋绝缘体层的第二部分的第三区，其中，第一深度大于第二深度。 | ||
| 地址 | 美国纽约 | ||