| 发明名称 | 半导体元件及其制造方法 | ||
| 摘要 | 本发明涉及半导体元件及其制造方法。在进行用于形成柱电极的抗电镀膜的曝光时，首先，利用形成柱电极用第1曝光掩模(24)，对半导体元件形成区域(21)和对准标记形成区域(22)进行分步曝光。然后，利用形成对准用柱电极用的第2曝光掩模(25)，仅对对准标记形成区域(22)进行曝光。因此，在半导体元件形成区域(21)仅形成柱电极(10)，在对准标记形成区域(22)仅形成对准用柱电极(10a)。 | ||
| 申请公布号 | CN100352048C | 申请公布日期 | 2007.11.28 |
| 申请号 | CN200410063160.7 | 申请日期 | 2004.05.26 |
| 申请人 | 卡西欧计算机株式会社 | 发明人 | 胁坂伸治;伊藤智宏;横山茂;桑原治 |
| 分类号 | H01L23/48(2006.01);H01L23/52(2006.01);H01L21/60(2006.01);H01L21/44(2006.01) | 主分类号 | H01L23/48(2006.01) |
| 代理机构 | 永新专利商标代理有限公司 | 代理人 | 胡建新 |
| 主权项 | 权利要求书1.一种半导体元件，其特征是具有：半导体衬底，具有多个半导体元件形成区域、及平面尺寸与上述半导体元件形成区域相同的对准标记形成区域；多个柱电极，形成在上述各半导体元件形成区域内；及对准用柱电极，形成在上述对准标记形成区域，个数少于在上述各半导体元件形成区域形成的柱电极；上述半导体衬底还在上述对准标记形成区域周围具有多个非半导体元件形成区域，上述非半导体元件形成区域具有与上述半导体元件形成区域相同的平面尺寸，且没有柱电极。 | ||
| 地址 | 日本东京都 | ||