积体电路平坦化金属导线间绝缘层的制造方法

摘要

一种积体电路平坦化金属导线间绝缘层（planarized intermetal dielectric layer）的制法方法，其利用铝矽合金属经热退火处理后所析出的矽结构（silicon nodules）当作罩幕，使金属导线间的绝缘区蚀刻形成导电柱状物（ pillars）；接着在上述导电柱状物的间隙中填入第一绝缘层，并刻意形成孔洞（voids）；然后去除上述导电柱状物而留下沟槽；最后形成第二绝缘层覆盖表面，其填入上述沟槽并刻意形成更多的孔洞。如此，第一和第二绝缘层便构成了平坦的金属导线间绝缘层，使后续制程易于实施，有利于多层导线结构元件的制程。同时，上述刻意形成的孔洞更有助于消除系统应力及降低寄生电容量，使本发明方法适于制造低功率消耗／高操作速率元件。

主权项

1. 一种积体电路平坦化金属导线间绝缘层的制造方法,包括下列步骤:在一半导体基底上依序形成一导电层,一遮蔽层,及一铝矽合金层,并进行一热退火处理使得该铝矽合金层中部分的矽析出,而在该遮蔽层表面生成复数个矽结块;去除该铝矽合金层以留下该复数个矽结块;形成一光阻层并定义图案以形成开口,露出欲制造绝缘层的区域;利用该光阻层及该开口内的矽结块当作罩幕,蚀刻遮蔽层以留下复数个遮蔽层结块;利用该光阻层及该复数个遮蔽层结块当作罩幕,蚀刻该导电层以留下复数个导电柱状物,此时该开口内的矽结块亦被蚀去;去除该复数个遮蔽层结块及该光阻层;在该复数个导电柱状物的间隙中填入一第一绝缘层,并刻意形成孔洞;利用该遮蔽层及该第一绝缘层当作罩幕,蚀去该复数个导电柱状物以形成复数个沟槽,此时剩余的矽结块亦被蚀去;以及在该第一绝缘层和该遮蔽层上形成一第二绝缘层,其填入该复数个沟槽并刻意形成孔洞,藉此该第一和第二绝缘层构成了平坦的金属导线间绝缘层。2. 如申请专利范围第1项所述的制造方法,其中该导电层是一厚度介于2000埃至10000埃的复晶矽层。3. 如申请专利范围第1项所述的制造方法,其中该导电层是一厚度介于2000埃至10000埃的金属层。4. 如申请专利范围第1项所述的制造方法,其中该遮蔽层是一厚度介于300埃至2000埃的钨层。5. 如申请专利范围第1项所述的制造方法,其中该遮蔽层是一厚度介于300埃至2000埃的钽层。6. 如申请专利范围第1项所述的制造方法,其中该遮蔽层是一厚度介于300埃至2000埃的氮化矽层。7. 如申请专利范围第1项所述的制造方法,其中该铝矽合金层的厚度是介于3000埃至15000埃,且矽的含量是介于1%至4%。8. 如申请专利范围第1项所述的制造方法,其中该铝矽合金层是以高于350℃的温度进行热退火处理。9. 如申请专利范围第1项所述的制造方法,其中该复数个矽结块的大小是介于300埃至1500埃。10. 如申请专利范围第1项所述的制造方法,其中该第一绝缘层的材料是二氧化矽。11. 如申请专利范围第1项所述的制造方法,其中该第二绝缘层是一厚度介于3000埃至8000埃的二氧化矽、氮化矽、或聚醯亚胺层。12. 如申请专利范围第10项所述的制造方法,其中形成该第一绝缘层的步骤包括:沈积一厚度介于500埃至2000埃的二氧化矽层;以及回蚀刻该二氧化矽层以留下填在该复数个导电柱状物之间隙的部分。图示简单说明:第1图绘示习知之金属导线间绝缘层结构的剖面示意图;以及第2A至2F图均为剖面示意图,绘示依据本发明方法一较佳