| 主权项 |
1.一种将与跨供应器电位连结至功率转换器之二 串联连结开关之导通(ON)时间间之空档时间有关之 功率损失最小化之装置,该装置包含: 一种控制配置,其系用于监视于该转换器之空档时 间期间与功率损失有关之一选定参数; 该控制配置将该空档时间由一第一空档时间改变 成为第二空档时间,以及比较与第一空档时间及第 二空档时间之选定之参数有关之功率损失,以及判 定与二空档时间有关之功率损失之何者较小; 一空档时间实作阶段,用于实作该二空档时间;以 及 该控制配置选择与该较小之功率损失有关之空档 时间,以及提供一信号至该空档时间实作阶段来设 定该选定之空档时间。 2.如申请专利范围第1项之装置,其中该空档时间实 作阶段实作一控制信号之可变关至二开关之一,以 及实作该控制信号至可变开至该开关。 3.如申请专利范围第1项之装置,其中该所选参数包 含适合驱动该等开关中至少一开关之一控制端子 的脉宽调变控制信号之工作周期。 4.如申请专利范围第2项之装置,其中该二开关之一 执行同步整流功能,而另一开关为一控制开关。 5.如申请专利范围第2项之装置,其中该控制配置包 含一取样模组,其于对应该第一空档时间及第二空 档时间之时间;于选定之瞬间取样该脉宽调变信号 ;以及一处理器,其系供控制该取样时序。 6.如申请专利范围第5项之装置,其中该取样模组包 含一取样与保留模组。 7.如申请专利范围第5项之装置,其中该取样模组包 含一数位记忆体。 8.如申请专利范围第1项之装置,其中该控制配置包 含一逻辑幅度比较器,其系用以比较功率损失。 9.如申请专利范围第5项之装置,其中该控制配置进 一步包含一比较器,其具有一耦合至该取样与保留 模组之一输出端之输入端,以及具有一耦合至该取 样与保留模组之一输入端至一第二输入端,藉此该 比较器比较该脉宽调变信号之第一时间延迟样本 与第二时间延迟样本,以及判定何者样本系与较小 之功率损失关联。 10.如申请专利范围第9项之装置,其中一较短工作 周期系关联较小功率损失。 11.如申请专利范围第5项之装置,其中该空档时间 实作阶段包含由该处理器所控制之第一可变延迟 电路及第二可变延迟电路。 12.如申请专利范围第11项之装置,其中该第一可变 延迟电路及第二可变延迟电路接收来自该处理器 之数位输入信号,其选择于二开关之该一开关于开 时及于关时之延迟时间量。 13.如申请专利范围第9项之装置,其中该控制配置 进一步包含一调变器阶段,用来以该脉宽调变信号 调变该供应器电位,来产生一与该脉宽调变信号之 工作周期成比例之信号。 14.如申请专利范围第13项之装置,其中该调变器阶 段包含一乘法器。 15.如申请专利范围第13项之装置,其中该控制配置 进一步包含一低通滤波器,其系用来若无转换器损 失时,将该与工作周期成比例之信号转换成对应该 转换器之输出电压之一滤波信号。 16.如申请专利范围第1项之装置,其中该控制配置 系经由改变一可变关延迟来改变该空档时间,以及 于改变后监视所选之参数来判定功率损失是否较 小,若功率损失较小则实作该关延迟,而若功率损 失非较小,则回复前一关延迟。 17.如申请专利范围第1项之装置,其中该控制配置 系经由改变一可变开延迟来改变该空档时间,以及 于改变后监视所选之参数来判定功率损失是否较 小,若功率损失较小则实作该开延迟,而若功率损 失非较小,则回复前一开延迟。 18.如申请专利范围第17项之装置,其中该控制配置 系经由改变一可变关延迟来改变该空档时间,以及 于改变后监视所选之参数来判定功率损失是否较 小,若功率损失较小则实作该关延迟,而若功率损 失非较小,则回复前一关延迟。 19.如申请专利范围第9项之装置,其中该控制配置 发射第一信号及第二信号至空档时间实作阶段,来 对二开关之一之控制信号选定关延迟及开延迟,随 后控制另一开关之控制信号被转开及转关。 20.如申请专利范围第19项之装置,进一步包含一固 定延迟阶段,用来延迟控制另一开关之控制信号。 21.如申请专利范围第20项之装置,其中该固定延迟 阶段允许该空档时间实作阶段实作正量空档时间 及负量空档时间。 22.如申请专利范围第1项之装置,其中当电源供应 器暴露于快速负载暂态时,该控制配置监视复数个 时间之所选参数,随后设定空档时间变化来改良可 靠度。 23.如申请专利范围第1项之装置,其中该控制配置 包含数位信号处理器、微处理器、微控制器或逻 辑电路中之任一者。 24.如申请专利范围第5项之装置,其中该处理器包 含数位信号处理器、微处理器、微控制器或逻辑 电路中之任一者。 25.如申请专利范围第1项之装置,其中该二开关包 含半导体开关。 26.如申请专利范围第25项之装置,其中该二开关包 含金氧半导体场效电晶体(MOSFET)。 27.一种将与跨供应器电位连结至功率转换器之二 串联连结开关之导通(ON)时间间之空档时间有关之 功率损失最小化之方法,该方法包含下列步骤: 监视于该转换器之空档时间期间与功率损失有关 之一选定参数; 于对应第一空档时间及第二改变后之空档时间之 选定瞬间,比较与所选参数有关之功率损失,以及 决定对应二空档时间之何者功率损失为较小; 选择与该较小之功率损失有关之空档时间,以及 设定空档时间为所选定之空档时间。 28.如申请专利范围第27项之方法,其中该设定空档 时间之步骤包含实作一控制信号之可变关至二开 关之一,以及实作该控制信号之可变开至该开关。 29.如申请专利范围第27项之方法,其中该所选参数 包含适合驱动该等开关中至少一开关之一控制端 子的脉宽调变控制信号之工作周期。 30.如申请专利范围第27项之方法,其中该二开关之 一执行同步整流功能,而另一开关为一控制开关。 31.如申请专利范围第29项之方法,其中该监视步骤 包含于对应该第一空档时间及第二空档时间之所 选瞬间,取样该脉宽调变信号。 32.如申请专利范围第31项之方法,其中该比较步骤 包含比较该脉宽调变信号之第一时间延迟样本与 第二时间延迟样本,以及决定何者样本系关联较小 之功率损失。 33.如申请专利范围第32项之方法,其中该工作周期 中之缩减系与一较小功率损失相关联。 34.如申请专利范围第28项之方法,其中实作该控制 信号之可变关及该控制信号之可变开之步骤包含 使用第一可变延迟阶段及第二可变延迟阶段。 35.如申请专利范围第32项之方法,进一步包含以该 脉宽调变信号调变该供应器电位之步骤,用来产生 一与该脉宽调变信号之工作周期成比例之信号。 36.如申请专利范围第35项之方法,其中该调变步骤 包含将该供应器电位乘以该脉宽调变信号。 37.如申请专利范围第35项之方法,进一步包含若无 转换器损失,低通滤波该与工作周期成比例之信号 成为一对应该转换器之输出电压之滤波信号。 38.如申请专利范围第27项之方法,其中该等选择与 设定步骤包含经由改变一可变关延迟来改变该空 档时间,及于改变后监视所选之参数来判定功率损 失是否较小,若功率损失较小则实作该关延迟,而 若功率损失非较小,则回复前一关延迟。 39.如申请专利范围第27项之方法,其中该等选择与 设定步骤包含经由改变一可变开延迟来改变该空 档时间,及于改变后监视所选之参数来判定功率损 失是否较小,若功率损失较小则实作该开延迟,而 若功率损失非较小,则回复前一开延迟。 40.如申请专利范围第39项之方法,其中该等选择与 设定步骤包含经由改变一可变关延迟来改变该空 档时间,及于改变后监视所选之参数来判定功率损 失是否较小,若功率损失较小则实作该关延迟,而 若功率损失非较小,则回复前一关延迟。 41.如申请专利范围第39项之方法,进一步包含发射 第一信号及第二信号至一可变延迟阶段,来选定一 关延迟及一开延迟,随后控制另一开关之控制信号 被转开及转关。 42.如申请专利范围第41项之方法,进一步包含延迟 该控制另一开关之控制信号。 43.如申请专利范围第42项之方法,进一步包含造成 该可变延迟阶段实作正量空档时间及负量空档时 间。 44.如申请专利范围第27项之方法,进一步包含当电 源供应器暴露于快速负载暂态时,监视复数个时间 之所选参数,随后设定空档时间变化来改良可靠度 。 45.如申请专利范围第27项之方法,其中该等监视、 比较、选择、及设定步骤系藉数位信号处理器、 微处理器、微控制器或逻辑电路中之任一者执行 。 46.如申请专利范围第27项之方法,其中该等选择及 设定步骤系藉数位信号处理器、微处理器、微控 制器或逻辑电路中之任一者执行。 47.如申请专利范围第27项之方法,其中该二开关包 含半导体开关。 48.如申请专利范围第47项之方法,其中该半导体开 关包含MOSFET。 49.一种将与跨供应器电位连结至功率转换器之二 串联连结开关之导通(ON)时间间之空档时间有关之 功率损失最小化之方法,该转换器具有一切换节点 介于该二开关间,该方法包含下列步骤: 确定一第一空档时间; 监视与该空档时间之功率损失关联之一参数; 测定与该第一空档时间关联之功率损失测量値; 改变该空档时间成为一第二空档时间; 测定与该第二空档时间关联之功率损失测量値; 比较第一空档时间与第二空档时间之功率损失测 量値; 判定何者功率损失测量値为较小;以及 设定空档时间为与较低该功率损失有关之第一空 档时间或第二空档时间。 50.如申请专利范围第49项之方法,其中该改变空档 时间之步骤包含缩短空档时间与延长空档时间。 51.如申请专利范围第49项之方法,进一步包含进行 所述步骤之各步骤多次,以及判定第二空档时间是 否可于大部分次数获得较低功率损失,若是,则设 定空档时间为第二空档时间,以及若否,则回复该 第一空档时间。 52.如申请专利范围第49项之方法,其中该改变空档 时间之步骤包含改变该等开关之一之控制信号之 关时间。 53.如申请专利范围第49项之方法,其中该改变空档 时间之步骤包含改变该等开关之一之控信号之开 时间。 54.如申请专利范围第49项之方法,其中该改变空档 时间之步骤包含改变该等开关之一之控制信号之 关时间及开时间。 55.如申请专利范围第54项之方法,其中该等开关之 一执行同步整流。 56.如申请专利范围第55项之方法,进一步包含延迟 一对作为控制开关之第二开关之第二控制信号。 57.如申请专利范围第49项之方法,其中该等开关各 自包含一MOSFET。 58.如申请专利范围第49项之方法,其中该监视一参 数之步骤包含监视供给该等开关中至少一开关的 脉宽调变控制信号之工作周期。 59.如申请专利范围第58项之方法,其中当空档时间 设定为可获得较低功率损失时,该工作周期缩短。 图式简单说明: 第1图为根据本发明实作之一电路之一具体例之方 块图; 第2图显示第1图之电路之波形图;以及 第3图为本发明之数位实作而实作之一演绎法则之 流程图。 |
