| 主权项 |
1. 一种半导体装置包含:一半导体晶片具有多数个垫;一树脂部密封该半导体晶片;以及一端子部其中设有一指定数量之电连至该设于半导体晶片之垫之极端子,该极端子系由该树脂部外露。2. 如申请专利范围第1项之半导体装置,另包含一设于该端子部中之框架端子。3. 如申请专利范围第2项之半导体装置,其中该极端子系配置成点阵型式且至少该框架端子系配置成环绕该极端子。4. 如申请专利范围第3项之半导体装置,其中该端子部包含:一外部端子包含该框架端子及极端子;及一样式部包含连接部而该半导体晶片安装于该连接部上,该连接部连至该垫,以及端子连接部连至该框架端子及该极端子。5. 如申请专利范围第4项之半导体装置,其中该样式部包含:一基层而该半导体晶片安装于该基层上;及一样式层其中设有该连接部及该端子连接部,该样式层系形成于该基层上。6. 如申请专利范围第5项之半导体装置,其中该基层系由一绝缘膜及一金属板构件中之一者制成。7. 如申请专利范围第6项之半导体装置,其中一开口部系形成在该基层之一相关于该样式层之连接部之位置处,及设于该半导体晶片中之垫系经由线路而电连至该连接部。8. 如申请专利范围第5,6或7项之半导体装置,其中该样式层之连接部系配置于该设于外部端子之周缘处之框架端子上侧。9. 如申请专利范围第7项之半导体装置,其中该设于半导体晶片内之垫系沿半导体晶片之端缘配置成两线,以及该样式层之连接部系对垫形成一交错型式。10. 如申请专利范围第9项之半导体装置,其中该配置成接近连接部之垫系经由形成一特定半径之弧的线路而连至该配置成接近半导体晶片之连接部处,以及该配置成远离连接部之垫系经由形成一不同半径之弧的线路而连至该配置成远离半导体晶片之连接部处。11. 如申请专利范围第5项之半导体装置,其中样式层之端子连接部系经由电镀部而电连至该外部端子中之极端子及框架端子处。12. 如申请专利范围第2项之半导体装置,其中设有多数个框架端子,某些框架端子系设于极端子之中而其余之框架端子则设于极端子之周缘。13. 如申请专利范围第2或12项之半导体装置,其中该框架端子分成至少两部分。14. 如申请专利范围第2或12项之半导体装置,其中该框架端子充作电源端子与接地端子中之一者。15. 一种半导体装置之制法,包含以下步骤:制备一外部端子其中多数个端子经由薄部而串联形成;制备一样式部其具有相关于端子之端子连接部及一样式层其具有连接部以电连接至该半导体晶片;将该样式部连至该外部端子部;安装该半导体晶片至该样式部;将该半导体晶片电连至该样式层之连接部;外露该外部端子部;以树脂密封该半导体晶片;以及在该外部端子部中分别分离该等端子。16. 一种半导体装置之制法,包含以下步骤:制备一外部端子部其中多数个端子经由薄部而串联形成;于该外部端子部上形成一绝缘层,该端子由该绝缘层外露;形成一样式层其中连至半导体晶片之连接部被样式化,该样式层连接该端子;形成上绝缘层其中形成一开口部而该连接部自该开口部外露;安装该半导体晶片至该上绝缘层;将该半导体晶片电连至该样式层之连接部;外露该外部端子部;以树脂密封该半导体晶片;以及在该外部端子部中分别分离该等端子。17. 如申请专利范围第15或16项之半导体装置之制法,其中该端子为一指定数量之极端子。18. 如申请专利范围第17项之半导体装置之制法,其中某些端子为多数个极端子而其余端子则为框架端子。19. 如申请专利范围第17项之半导体装置之制法,另包含以下步骤:电镀该分别分离以供包装之框架端子及极端子。20. 如申请专利范围第18项之半导体装置之制法,其中该半导体晶片系藉着该框架端子上侧之线路而电连至该样式层。21. 如申请专利范围第17项之半导体装置之制法,其中该半导体晶片系藉着该枉架端子上侧之线路而经由该上绝缘层而电连至该样式层。22. 如申请专利范围第15或16项之半导体装置之制法,其中该端子与样式层间之连接部系以导电金属加以电镀。23. 如申请专利范围第15或16项之半导体装置之制法,其中该外部端子部系藉以下步骤加以制备:施加一光阻至导电金属板之一或两表面上;在该导电金属板之一或两表面上藉着半蚀刻程序形成经由薄部而串联分割之端子部;及移除该光阻。24. 如申请专利范围第21项之半导体装置之制法,其中该自两表面突出之外部端子部系藉冲压而形成。25.如申请专利范围第15或16项之半导体装置之制法,其中一框架端子及多数个极端子系藉着两表面受压缩之一金属板而形成一突出状,该框架端子及极端子系经由薄部而串联配置。26. 如申请专利范围第15项之半导体装置之制法,其中该样式部系藉以下步骤制备:形成一开口部而该连接部即经由该开口部而于该绝缘膜中外露;于一绝缘膜上层叠一金属箔;藉着光蚀刻而形成该连接部及端子连接部。27. 如申请专利范围第15项之半导体装置之制法,其中该样式部系藉以下步骤制备:藉一模具切割方式形成一开口部而该连接部经由该开口部而于该绝缘膜中外露;于一绝缘膜上层叠一金属箔;藉着光蚀刻而形成该连接部及端子连接部。28. 如申请专利范围第27项之半导体装置之制法,其中该金属板之整个表面在形成该开口部之后即加以电镀。29. 如申请专利范围第26或27项之半导体装置之制法,其中该连接部以适于线路结合之金属加以电镀。30.如申请专利范围第15项之半导体装置之制法,其中该外部端子部系经由一绝缘黏着剂而连至该样式部。31. 如申请专利范围第17项之半导体装置之制法,其中该外部端子部系藉以下步骤制备:制备两个导电金属板;形成凹部俾供形成该薄部之用而该框架端子及极端子可经由该薄部而藉半蚀刻程序连至该两导电金属板之至少一表面处;层叠该两金属板;以及形成突出部以充作该框架端子及极端子,该突出部至少自该层叠之两导电金属板之一侧突出。32. 如申请专利范围第17项之半导体装置之制法,另包含以下步骤:制备一金属框架以充作该框架端子及金属球以充作该极端子,及将该金属框架及金属球固定至蚀刻形成之导电金属板之凹槽及凹部内。33. 一种半导体装置包含:一半导体晶片其上设有一指定数量之垫;一树脂部用以密封该半导体晶片;一端子部其中一指定数量之极端子系电连至设于该半导体晶片之垫处,该极端子自该树脂部外露;以及一防止分离机构用以防止该极端子自该树脂部分离。34. 如申请专利范围第33项之半导体装置,其中该防止分离机构包含该极端子其截面为卷轴状,梯形状及波浪状中之一者。35. 如申请专利范围第33项之半导体装置,其中该防止分离机构包含该极端子而该极端子之表面为粗糙者。36. 如申请专利范围第33项之半导体装置,其中该防止分离机构包含该极端子其中金属颗粒构成之一表面为粗糙者。37. 如申请专利范围第33项之半导体装置,其中每一极端子系由至少两层叠在一起之金属所制成。38. 如申请专利范围第37项之半导体装置,其中每一极端子具有一三层结构其中具有一内层及设于该内层之两表面上之外层,该外层具有较该内层为小之蚀刻率。39.如申请专利范围第38项之半导体装置,其中该内层由选自于铜及铜合金所组成之族群之材料所制成,以及该外层由选自于铁—镍合金,镍,镍合金,铁及铁合金所组成之族群之材料所制成。40. 如申请专利范围第33项之半导体装置,其中每一极端子之高度均小于该树脂部之厚度,该半导体装置另包含焊料凸部其设于藉该树脂部及极端子所形成之凹部内。41. 一种半导体装置之制法,包含以下步骤:制备一外部端子部,该外部端子部系藉着以下步骤制备,即藉着一金属板之一或两表面而在该金属板中形成蚀刻部而光阻系施加至该金属板上之一相关于端子以半蚀刻方式形成之位置的位置处,形成该端子其经由薄板部而互连;以树脂充填蚀刻部;安装一半导体晶片至该外部端子部之表面上而树脂系充填于其内;以一树脂密封该半导体晶片;以及移除该薄板部以分离该端子;其中该蚀刻部被如此形成使得该蚀刻部突出。42.如申请专利范围第41项之半导体装置之制法,其中该金属板由选自于铜及铜合金所组成之族群之材料所制成,以及该光阻由选自于铁—镍合金,镍,镍合金,铁及铁合金所组成之族群之材料所制成。43. 如申请专利范围第42项之半导体装置之制法,其中半蚀刻该薄板部之蚀刻系藉着利用仅蚀刻铜合金之蚀刻液而进行。44. 一种半导体装置包含:一半导体晶片;一树脂密封该半导体晶片;及极端子其接近环绕该半导体晶片而设;该极端子垂直延伸,每一极端子具有一端部,且该端部连至该半导体晶片,以及该半导体晶片除底面外均以该树脂加以密封,该极端子除连接至该半导体晶片之连接部外均以该树脂加以密封。45. 如申请专利范围第44项之半导体装置,其中每一极端子均经由线路而直接电连至该半导体晶片。46. 如申请专利范围第45项之半导体装置,其中该极端子至少在该线路连接之部分处加以电镀。47. 一种半导体装置之制法,包含以下步骤:制备一外部端子部,该外部端子部系藉以下步骤制备即藉着一半蚀刻之金属板之一或两表面形成一框架部及多数个极端子,该框架部及极端子经由薄板部而互连;安装一半导体晶片至该薄板部;连接该半导体晶片至该极端子;以一树脂密封该半导体晶片及该半导体侧上之外部端子部;蚀刻该半导体安装表面之外部端子部之一相对表面以移除该薄板部进而分离该框架部与极端子,以及移除该框架部。48. 如申请专利范围第47项之半导体装置之制法,其中该极端子至少在线路连接之部分处加以电镀。49. 如申请专利范围第47或48项之半导体装置之制法,其中多数个外部端子部系由该金属板制成藉此多数个半导体装置可同时制得。50. 如申请专利范围第47或48项之半导体装置之制法,其中该树脂在一模具中加以模制,该模具之一空腔周缘系位于该框架部与该极端子间蚀刻成之凹槽内;该树脂于该膜具箝夹该框架部时系模制于该空腔内。51. 如申请专利范围第47或48项之半导体装置之制法,其中该半导体晶片系经由一垫材料而安装至该薄板上且该垫材料系随该薄板部移除以外露该半导体晶片之底面。52. 如申请专利范围第47或48项之半导体装置之制法,其中非电解电镀层系形成在该极端子之一外露部中。53. 如申请专利范围第48项之半导体装置之制法,另包含以下步骤即将该极端子沈浸至一焊料浴内藉此该电镀层可藉该焊料浴加以吸收。图示简单说明:第1A图为截面视图其显示一传统之BGA包装式半导体装置;第1B图为平面视图其显示传统之BGA包装式半导体装置;第2A图为外观视图其显示一第一实施例之半导体装置;第2B图为截面视图其显示第一实施例之半导体装置;第3A图为外观剖视图其显示第一实施例之半导体装置;第3B图为放大外观视图其显示线路结合;第4A图为流程图其显示第2图所示样式部之制法其中一基部为一绝缘膜;第4B图为流程图其显示第2图所示样式部之制法其中该基部为一金属构件;第5图为流程图其显示第2图所示外部端子部之制法;第6A及6B图为示意揭示图其显示第5图所示外部端子之后续处理;第7A及7B图为示意揭示图其显示不同外部端子之制法;第8A及8B图为示意揭示图其显示另一不同外部端子之制法;第9A及9B图为示意揭示图其显示又一不同外部端子之制法;第10A及10B图为示意揭示图其显示再一不同外部端子之制法;第11图为流程图其说明第一实施例中之晶片结合法;第12A及12B图为示意揭示图其显示半导体装置之制法之一最后步骤;第13A,13B及12C图为示意揭示图其显示第一实施例之包装结构之变化;第14A及14B图为示意揭示图其显示第一实施例之另一不同包装结构;第15A图为外观视图其显示一第二实施例之半导体装置;第15B图为截面视图其显示第二实施例之半导体装置;第16A,16B,16C及16D图为示意揭示图其显示第二实施例之样式部之制法;第17A及17B图为示意揭示图其显示第二实施例之半导体装置之制法的一最后步骤;第18A图为截面视图其显示一第三实施例之半导体装置;第18B图为后视图其显示第三实施例之半导体装置;第19A,19B及19C图为示意揭示图其显示本发明第三实施例之半导体装置之制法;第20A,20B及20C图为示意揭示图其显示本发明第三实施例之半导体装置之制法延续;第21A,21B及21C图为示意揭示图其显示各种防止分离之机构;第22图为截面视图其显示本发明一第四实施例之半导体装置;第23A及23B图为示意揭示图其显示第四实施例之半导体装置之制法;第24A,24B及24C图为示意揭示图其显示第四实施例之半导体装置之制法延续;第25A及25B图为示意揭示图其显示第四实施例之半导体装置之制法延续;第26A图为截面视图其显示本发明之一第五实施例之半导体装置;第26B图为后视图其显示第五实施例之半导体装置;第27A图为平面视图其显示第五实施例之一外部端子部;第27B图为沿第27A图剖面线X—X剖开之截面视图;第27C图为沿第27A图剖面线Y—Y剖开之截面视图;第28A,28B,28C及28D图为示意揭示图其显示第五实施例之半导体装置之制法;第29A及29B图为示意揭示图其显示第五实施例之半导体装置之制法;第30A及30B图为示意揭示图其显示第五实施例之半导体装置之不同制法;以及第31图为截面视图其显示一树脂模制步骤中所采用之不同 |
