利用全面曝光制造整体平坦化之沟槽式元件隔离区的方法

摘要

在一矽基底表面上形成一垫氧化层；沈积一氮化矽层覆盖在该热氧化层之上；蚀刻该氮化矽层和该垫氧化层未被一罩幕图案盖住的部分直到该砂基底为止，用以在该矽基底欲形成该元件隔离区的区域内形成复数个宽和窄的沟槽；经由该些定盖图案之氮化矽层和垫氧化层的开口，选择性地布植通道停止离子进入该些沟槽底下的该矽基底；去除该氮化矽层和该垫氧化层；在该基底的表面上形成一薄氧化层；在该薄氧化层表面上沈积一厚氧化层，其中该些构槽完全被该厚氧化层填满，且其中在该些窄满槽上的该厚氧化层是平坦的而在该些宽沟槽上的该厚氧化层是不平坦的；在该基底表面上涂布一层厚的光阻，并以低剂量对该层光阻作全面曝光，其中该层光阻上面的部分发生反应而该层光阻下面的部分未发生反应；去除该层光阻上面的部分；非等向性地回蚀刻该厚氧化层直到该基底表面为止，其中该层光阻下面的部分当作一罩幕以防止蚀刻到该厚氧化层填在该些宽沟槽的部份，完成了积体电路的元件隔离区。

主权项

1.一种利用全面曝光形成整体平坦化之积体电路元件隔离区的方法,其包括:在一矽基底的表面上形成一垫氧化层;沈积一氮化矽层覆盖在该垫氧化层之上;蚀刻该氮化矽层和该垫氧化层未被一罩幕图案盖住的部分直到该矽基底为止,用以在该矽基底欲形成该元件隔离区的区域内形成复数个宽和窄的沟槽;经由该些定义图案之氮化矽层和垫氧化层的开口,选择性地布植通道停止离子进入该些沟槽底下的该矽基底;去除该氮化矽层和该垫氧化层;在该基底的表面上形成一第一薄氧化层;在该第一薄氧化层表面上沈积一厚氧化层,其中该些沟槽完全被该厚氧化层填满,且其中在该些窄沟槽上的该厚氧化层是平坦的而在该些宽沟槽上的该厚氧化层是不平坦的;在该覆盖有厚氧化层的该基底表面上涂布一层厚的光阻;以低剂量对该光阻作全面曝光,其中该层光阻上面的部分发生反应而该层光阻下面的部分未发生反应;去除该层光阻上面的部分;非等向性地回蚀刻该厚氧化层直到该基底表面为止,其中该层光阻下面的部分当作一罩幕以防止蚀刻到该厚氧化层填在该些宽沟槽的部分;去除该层光阻下面的部分;在该基底表面上形成一第二薄氧化层;以及去除该第二薄氧化层以完成该积体电路的该元件隔离区。2.如申请专利范围第1项所述的方法,其中该垫氧化层的较佳厚度是介于50至1000。3.如申请专利范围第1项所述的方法,其中该氮化矽层的较佳厚度是介于500至4000。4.如申请专利范围第1项所述的方法,其中该氮化矽层和该垫氧化层以及该矽基底是利用活性离子蚀刻方法来蚀刻的,且其中该矽基底内该些沟槽的深度是介于4000至20000。5.如申请专利范围第1项所述的方法,其中该氮化矽层和该垫氧化层以及该矽基底是利用电浆蚀刻方法来蚀刻的,且其中该矽基底内该些沟槽的深度是介于4000至20000。6.如申请专利范围第1项所述的方法,其中该通道停止布植使用硼离子,其植入离子量是介于110C^13C至110C^14Catoms/cmC^2C且布植能量是介于10至50keV。7.如申请专利范围第1项所述的方法,其中该第一薄氧化层的厚度是介于100至500。8.如申请专利范围第1项所述的方法,其中该氮化矽层是藉由将晶圆浸于温度介于150℃至180℃的磷酸溶液中而去除的,且其中该垫氧化层是藉由将晶圆浸于氢氟酸溶液中而去除的。9.如申请专利范围第1项所述的方法,其中该厚氧化厚的厚度是介于4000至20000。10.如申请专利范围第1项所述的方法,其中该层光阻的厚度是介于10000至30000。11.如申请专利范围第1项所述的方法,其中该低剂量全面曝光的能量是介于20至100mJ/cmC^2C。12.如申请专利范围第1项所述的方法,其中该层光阻上面的部分是利用一硷性显影液去除的。13.如申请专利范围第1项所述的方法,其中对该厚氧化层的非等向性蚀刻是利用活性离子蚀刻。14.如申请专利范围第1项所述的方法,其中该第二薄氧化层的厚度是介于100至500。15.一种利用并面曝光使得积体电路中宽的元件隔离区平坦化的方法,其包括:在一矽基底的表面上形成一垫氧化层;沈积一氮化矽层覆盖在该垫氧化层之上;蚀刻该氮化矽层和该垫氧化层未被一罩幕图案盖住的部分直到该矽基底为止,用以在该矽基底欲形成该元件隔离区的区域内形成复数个宽和窄的沟槽;经由该些定义图案之氮化矽层和垫氧化层的开口,选择性地布植通道停止离子进入该些沟槽底下的该矽基底;去除该氮化矽层和该垫氧化层;在该基底的表面上形成一薄氧化层;在该薄氧化层表面上沈积一厚氧化层,其中该些沟槽完全被该厚氧化层填满,且其中在该些窄沟槽上的该厚氧化层是平坦的而在该些宽沟槽上的该厚氧化层是不平坦的;先在该基底涂布一层厚的光阻,用以平坦化该些宽的沟槽;以低剂量对该光阻作全面曝光,其中该层光阻上面的部分发生反应而该层光阻下面的部分未发生反应;去除该层光阻上面的部分;非等向性地回蚀刻该厚氧化层直到该基底表面为止,其中该层光阻下面的部分当作一罩幕以防止蚀刻到该厚氧化层填在该些宽沟槽的部分;去除该层光阻下面的部分,以完成该些宽的沟槽之平坦化制程。16.如申请专利范围第15项所述的方法,其中该垫氧化层的较佳厚度是介于50至1000。17.如申请专利范围第15项所述的方法,其中该氮化矽层的较佳厚度是介于500至4000。18.如申请专利范围第15项所述的方法,其中该氧化矽层和该垫氧化层以及该矽基底是利用活性离子蚀刻方法来蚀刻的,且其中该矽基底内该些沟槽的深度是介于4000至20000。19.如申请专利范围第15项所述的方法,其中该氧化矽层和该垫氧化层以及该矽基底是利用电浆蚀刻方法来蚀刻的,且其中该矽基底内该些沟槽的深度是介于4000至20000。20.如申请专利范围第15项所述的方法,其中该通道停止布植使用硼离子,其植入离子量是介于110C^13C至110C^14Catoms/cmC^2C且布植能量是介于10至50keV。21.如申请专利范围第15项所述的方法,其中该薄氧化层的厚度是介于100至500。22.如申请专利范围第15项所述的方法,其中该氮化矽层是藉由将晶圆浸于温度介于150℃至180℃的磷酸溶液中而去除的,且其中该垫氧化层是藉由将晶圆浸于氢氟酸溶液中而去除的。23.如申请专利范围第15项所述的方法,其中该厚氧化层的厚度是介于4000至20000。24.如申请专利范围第15项所述的方法,其中该层光阻的厚度是介于10000至30000。25.如申请专利范围第15项所述的方法,其中该低剂量全面曝光的能量是介于20至100mJ/cmC^2C。26.如申请专利范围第15项所述的方法,其中该层光阻的上面部分是利用一硷性显影液去除的。27.如申请专利范围第15项所述的方法,其中对该厚氧化层的非等向性蚀刻是利用活性离子蚀刻。第1图至第4图是剖面示意图,绘示根据本发明一较佳实施例的制造流程;以及第5图显示根据本发明方法所完成一积体电路的剖