利用双侧壁子制程以及大角度离子布値以减少光罩使用之互补式金氧半场效电晶体制造方法

摘要

本发明是有关于一种利用双侧壁子制程以及大角度离子布值之互补式金氧半场效电晶体(CMOSFET)制造方法，来完成淡掺杂汲极（Light Doped Drain；LDD）结构，其可有效解决当元件尺寸不断缩小时所产生之短通道效应（Short Channel Effect），用此双侧壁子缩程以及大角度离子布值之互补式MOSFET制造方法，可减少使用光罩次数且形成之双侧壁子有利后续自动对准矽化物（Self-Aligned Silicide；Salicide）结构制程，得到更优之电晶体特性。

主权项

1. 一种利用大角度离子布値之互补式金氧半场效电晶体制造方法,其可在一P型矽基板上,形成N通道场效电晶体和P通道场效电晶体,其步骤如下:(a) 提供该矽基板,其上至少已形成P型井区、N型井区、复数个闸极和闸极氧化层;(b) 应用第一光罩,遮住欲形成P通道场效电晶体之区域,进行N@su-型离子小角度植入,形成第一N型离子植入区;(c) 形成第一侧壁子;(d) 应用第二光罩,遮住欲形成P通道场效电晶体之区域,进行第一N@su+型离子小角度植入,形成第二N型离子植入区;(e) 形成第二侧壁子;(f) 应用第三光罩,遮住欲形成P通道场效电晶体之区域,进行第二N@su+型离子小角度植入,形成第三N型离子植入区;(g) 应用第四光罩,遮住欲形成N通道场效电晶体之区域,进行P@su-型离子大角度植入,形成第一P型离子植入区,再进行P@su+型离子小角度植入,形成第二P型离子植入区;(h) 在场氧化层和电晶体元件上,沈积绝缘层;(i) 应用第五光罩,形成接触窗。2. 如申请专利范围第1项所述之制造方法,其中该离子小角度植入,意指植入角度与垂直该矽基板方向相距0度至7度。3. 如申请专利范围第1项所述之制造方法,其中该离子大角度植入,系指植入角度与垂直该矽基板方向相距约20度至70度之间。4. 如申请专利范围第1项所述之制造方法,其中该N@su-型离子植入角度与垂直该矽基板方向相距0度至7度,植入物种为能量30至80KeV,浓度为5E12至5E13cm@su-2之磷。5.如申请专利范围第1项所述之制造方法,其中第一侧壁子之宽度为400A至1000A之间。6. 如申请专利范围第1项所述之制造方法,其中该第一N@su+型离子植入角度与垂直该矽基板方向相距0度至7度,植入物种为能量60至90KeV,浓度为1E15至5E15cm@su-2之间。7. 如申请专利范围第1项所述之制造方法,其中第二侧壁子,宽度800A至2000A之间。8. 如申请专利范围第1或2项所述之制造方法,其中该第二N@su+型离子植入角度与垂直该矽基板方向相距0度至7度,植入物种为能量30至80KeV,浓度为3E15至6E15cm@su-@su2之磷。9. 如申请专利范围第1项所述之制造方法,其中该P@su-型离子植入角度与垂直该矽基板方向相距约20度至70度,植入物种为能量30至120KeV,浓度为1E13至3E13之二氟化硼。10. 如申请专利范围第1项所述之制造方法,沈积在场氧化层和闸极上之绝缘层,通常是NSG(Neutral SilicateGlass)或BPSG(Boronphosphosilicate Glass)绝缘层。11. 如申请专利范围第1项所述之制造方法,其中该P@su+型离子植入角度与垂直该矽基板方向相距约为0度至7度,植入物种能量30至60KeV,浓度为2E15至6E15之二氟化硼。12. 如申请专利范围第1项所述之制造方法,其中该P@su-型离子与P@su+型离子植入先后秩序可交换图示简单说明:第1A图到第1K图系传统淡掺汲极(LDD)结构互补式金氧半场效电晶体之制程剖面图;