| 主权项 |
1.一种多层电路板制法,系包括:提供复数个具图案化电路层之电路板单元;于该电路板单元至少一表面形成一图案化绝缘层,俾使该绝缘层形成有复数开口,以外露出欲进行接合之电路层;以及将该些电路板单元置于真空状态下,进行表面活化制程与接合。2.如申请专利范围第1项之多层电路板制法,复包括在该电路板单元间完成接合后进行烘烤。3.如申请专利范围第1项之多层电路板制法,其中,于该电路板单元表面进行活化制程前,先对该些电路板单元之金属表面及绝缘层表面进行平坦化。4.如申请专利范围第3项之多层电路板制法,其中,将该完成平坦化之电路板单元进行洁净程序,以去除其表面之氧化层。5.如申请专利范围第1、2、3或4项之多层电路板制法,其中,该电路板单元间之接合系可在常温真空下进行。6.如申请专利范围第1、2、3或4项之多层电路板制法,其中,该些电路板单元可为单层、双层及多层电路板所组群组之任一者。7.如申请专利范围第1项之多层电路板制法,其中,该些电路板单元系可分次接合。8.如申请专利范围第1项之多层电路板制法,其中,该些电路板单元可一次完成接合。9.如申请专利范围第1项之多层电路板制法,其中,该活化制程系可藉由电浆(Plasma)、反应离子蚀刻(Reactive ionic etching,RIE)及离子金属电浆(Ion metalplasma,IMP)制程其中一方式进行,以使该电路板单元间欲进行接合之表面呈现奈米等级之原子及分子结构。10.一种多层电路板,系包括有复数个电路板单元,各该电路板单元间系间隔有绝缘层,且该绝缘层形成有开口,以供相邻电路板单元表面对应电路层之接触垫相互电性导接,其特征在于:该些电路板单元间之接合面系经由表面活化制程以有效接合一起。11.如申请专利范围第10项之多层电路板,其中,该些电路板单元可为单层、双层及多层电路板所组群组之任一者。12.如申请专利范围第10项之多层电路板,其中,该电路板单元之表面活化系可藉由电浆(Plasma)、反应离子蚀刻(Reactive ionic etching,RIE)及离子金属电浆(Ion metal plasma,IMP)制程其中一方式进行,以使该电路板单元间欲进行接合之表面呈现奈米等级之原子及分子结构。图式简单说明:第1A至1F图系习知利用压合方式形成多层电路板之制程示意图;第2A至2E图系习知利用增层方式形成多层电路板之制程示意图;第3A至3E图系本发明之多层电路板制法之剖面示意图;第4A至4C图系为电路板单元之剖面示意图;以及第5A及5B图系本发明之多层电路板制法中一次接合复数电路板单元之示意图。 |
