发明名称 具平面导电层结构之积体电路
摘要 本发明在积体电路制造过程中,于紧密间距结构之上以平坦化导电层的一种改良制程,例如在场效电晶体之闸电极结构,及在动态记忆元件及静态记忆元件上及内部连接之字元线结构。平坦化导电层以电浆蚀刻图案化,形成第二层内部连接位元线,此位元线将接触至场效电晶体之源/汲极。制程中包含沈积覆盖均南且厚度足以填满下层结构中之次微米级间隙。复晶矽之回蚀刻及金属矽化物的沈积将可形成平坦化导电层。将使次微米级的间距图案达成局部平坦化;对于较高整深宽比值 ( aspect ratio ) 则可形成较理想的表面将有利于曝光,避免光阻图案变形以及避免残渣的存在。如何将可符合超大型积体电路制程技术上之需求。
申请公布号 TW276355 申请公布日期 1996.05.21
申请号 TW084109440 申请日期 1995.09.07
申请人 财团法人工业技术研究院 发明人 廖瑛瑞;刘顺和
分类号 H01L21/72 主分类号 H01L21/72
代理机构 代理人
主权项 1. 一种半导体基板制作平坦化导电层的方法,其包含如下步骤:一具有场效电晶体以及用以隔离该场效电晶体之源/汲极的场氧化区域的半导体基板;图案化第一层复晶矽,一部份形成该场效电晶体之闸极,另一部份形成场氧化区域的内部连接导电层;该第一层复晶矽具第一绝缘层与侧壁绝缘体;沈积第二层绝缘层于该第一绝缘层及该闸极上之侧壁绝缘体,与该基板上之其它区域之上;在第二绝缘层上蚀刻源/汲极区域之接触窗口;沈积第二层复晶矽并掺入杂质,与上述之源/汲极区域形成欧姆接触;沈积覆盖均匀且厚度足以填满上述图案化的第一层复晶矽之间隙的第三层复晶矽;回蚀刻第三层复晶矽至第二层复晶矽的界面,在第一层复晶矽的间隙中将留下部份第三层复晶矽,因此可在闸极区域及场氧化区域达成表面局部平坦化的目的;沈积金属矽化物于第二层复晶矽及部份第三层复晶矽之上,形成平坦之导电层,提供了较平坦的表面,用以防止由于光学曝光及显影不良所造成的光阻图案变形;蚀刻金属矽化物,然后第二层及第三层复晶矽至上述第二绝缘层将之图案化,完成图案化导电层与场效电晶体源/汲极区域的电性接触。2. 如专利申请范围第1项所述之半导体基板制作平坦化导电层方法,其中第二层绝缘层为覆盖均匀的二氧化矽厚度为1500至2000埃。3. 如专利申请范围第1项所述之半导体基板制作平坦化导电层方法,其中第二层复晶矽厚度为800至1000埃。4.如专利申请范围第3项所述之半导体基板制作平坦化导电层方法,其中第二层复晶矽将掺入磷或砷,其浓度为310@su1@su5至710@su1@su5atoms/cm@su3。5. 如专利申请范围第1项所述之半导体基板制作平坦化导电层方法,其中第三层复晶矽未掺入杂质,其厚度为至少大于第一层复晶矽所形成的闸极间隙距离的一半以上。6. 如专利申请范围第5项所述之半导体基板制作平坦化导电层方法,其中第三层复晶矽间隙宽度为0.4至0.7微米,第三层复晶矽的厚度至少需0.2微米。7. 如专利申请范围第1项所述之半导体基板制作平坦化导电层方法,其中蚀刻金属矽化物、第二及第三层复晶矽图案化之制程是在具有复晶矽对二氧化矽蚀刻选择比値至少大于20:1的反应性离子蚀刻机台(RIE)中进行。8. 一种制造具平坦化导电层的积体电路方法,包含下列步骤:在半导体基板上选择出部份区域形成较厚的场氧化,留下的元件区域用为制备场效应元件;在基板上的元件区制备闸极氧化层;在元件区及场氧化区沈积第一层复晶矽及第一层绝缘层;图案化第一层绝缘层及第一层复晶矽,使部份在元件区形成闸电极结构及部份立场氧化区;于元件区域闸电附近,以离子植入形成源/汲极区结构,形成场效元件;在闸极上制做侧壁绝缘体;然后在源/汲极区域植入杂质形成源/汲极接触窗;沈积第二层绝缘层于第一层绝缘层及闸极侧壁绝缘体以及基板之上;在第二层绝缘层蚀刻接触窗口于源/汲极区域之电性接触窗以形成良好的电性接触窗;沈积第二层复晶矽于接触窗及基板之上,并掺入杂质于此复晶矽,与上述之源/汲极区域形成欧姆接触;沈积覆盖均匀且厚度足以填满第一层复晶矽图案间隙的第三层复晶矽;回蚀刻第三层复晶矽到第二层复晶矽界面,留下在第一层复晶矽图案间隙中部份的第三层复晶矽,并得以完成闸极间以及场氧化区导电层图案的表面局部平坦化;沈积金属矽化物于第二层复晶矽及部分形成导电层平坦化的第三层复晶矽提供了较平坦的表面,用以防止由于光学曝光及显影不良所造成的光阻图案变形;然后蚀刻金属矽化物、第二层及第三层复晶矽图案至第二层绝缘层,完成了图案化的平坦化场效元件源/汲极区之导电层,及藉以形成该积体电路的电性传导位元线。9. 如专利申请范围第8项所述之制造具平坦化导电层的积体电路方法,其中第二层绝缘层为覆盖均匀的二氧化矽,厚度范围为1500至2000埃。10. 如专利申请范围第8项所述之制造具平坦化导电层的积体电路方法,其中第二层复晶矽的厚度范围为500至1000埃。11. 如专利申请范围第10项所述之制造具平坦化导电层的积体电路方法,其中第二层复晶矽掺入磷或砷杂质,浓度为310@su1@su5至710@su1@su5atoms/cm@su3。12. 如专利申请范围第8项所述之制造具平坦化导电层的积体电路方法,其中第三层复晶矽为未掺入杂质,其厚度至少需大于第一层复晶矽形成之闸极间隙的一半宽度以上。13. 如专利申请范围第12项所述之制造具平坦化导电层的积体电路方法,其中第三层复晶矽间隙为0.4至0.7微米,第三层复晶矽的厚度至少需大于0.2微米。14. 如专利申请范围第8项所述之制造具平坦化导电层的积体电路方法,其中蚀刻金属矽化物、第二及第三层复晶矽图案之制程是在具有复晶矽对二氧化矽蚀刻选择比値至少大于20:1的反应性离子蚀刻机台(RIE)中进行。图示简单说明:图1至图5为本发明在不同制程步骤中横截面示意图。如图所示,在两相邻的闸极将共用源/汲极及接触窗。图6至图11为与图1至图5相同之较佳实施例,但对应于基材另一部份的横截面示意图。此部份为简示在与闸极同是
地址 新竹县竹东镇中兴路四段一九五号