发明名称 Cache memory having a DRAM memory cell
摘要 <p>반도체집적회로는 MPU(13)와 각각 MPU(13)와 칩의 본딩패드(14)사이에 배치된 복수개의 DRAM매크로블록(15)을 사용하는 캐시메모리를 포함한다. 각 DRAM매크로블록(15)은 결함이 있는 로우를 메모리셀의 리던던시로우로 대체하는 리던던시기능을 갖는다. 각각 결함이 있는 로우의 로우어드레스를 저장하는 복수개의 퓨즈블록(18)이 일렬로 배열되고, 각 퓨즈블록(18)의 장변은 MPU(13)와 본딩패드(14)사이로 연장되는 신호선(16)에 평행하게 연장된다. 이 배치는 다수의 신호선(16)이 퓨즈블록(18)사이의 공간을 통과할 수 있게 함으로써, 칩사이즈를 보다 작게할 수 있다.</p>
申请公布号 KR100343361(B1) 申请公布日期 2002.07.15
申请号 KR19990044995 申请日期 1999.10.18
申请人 닛본 덴기 가부시끼가이샤 发明人 스기바야시타다히코
分类号 G06F12/08;G06F15/78;G11C11/401;G11C29/00;H01L21/822;H01L21/8242;H01L27/04;H01L27/10;H01L27/108 主分类号 G06F12/08
代理机构 代理人
主权项
地址