| 主权项 |
1. 一种于一半导体记忆装置中用以自动选择低电压电晶体电晶体逻辑及高速输入/输出介面模式之自动模式选择电路,包含:外部参考电压传送机构,用以传送一外部参考电压;内部参考电压产生机构,用以产生一内部参考电压;电源开启机构用以侦测一电源开启时间点及然后产生一脉冲信号一预定时期;切换机构用以反应于该来自该电源开启侦测机构之一输出信号,而切换该来自该外部参考电压传送机构之外部参考电压与该来自该内部参考电压产生机构之内部参考电压;参考电压侦测机构连接于该外部参考电压传送机构及该切换机构之间,用以侦测该来自该外部参考电压传送机构之外部参考电压;比较机构用以反应于该来自该电源开启侦测机构之输出信号,而比较一来自该参考电压侦测机构之输出信号及一来自该内部参考电压产生机构之内部参考电压;及栓锁机构用以栓锁来自该比较机构之输出信号及供给该已栓锁信号至一输出端。2. 如申请专利范围第1项所述之自动模式选择电路,其中,该参考电压侦测机构系适用以侦测来自该外部参考电压传送机构之外部参考电压,于该高速输入/输出界面模式时,以及适用以侦测一供给电压或一接地电压于该低电压电晶体电晶体逻辑模式中。3. 如申请专利范围第1项所述之自动模式选择电路,其中,该电源开启侦测机构包含:反相机构用以反相一模式暂存器设定信号;栓锁机构用以反应于该来自该反相机构之输出信号及一开电源信号而产生一电源开启侦测信号;及延迟机构用以延迟来自该栓锁机构之电源开启侦测信号及供给该已延迟电源开启侦测信号作为一切换信号至该切换机构。4. 如申请专利范围第1项所述之自动模式选择电路,其中,该切换机构包含一转移电晶体连接于该外部参考电压传送机构及该内部参考电压产生机构之间,用以反应于该来自该电源开启侦测机构之输出信号,而切换来自该外部参考电压传送机构之外部参考电压及来自该内部参考电压产生机构之内部参考电压。5. 如申请专利范围第1项所述之自动模式选择电路,其中,该参考电压侦测机构包含一PMOS电晶体连接于一供给电压源及一于该外部参考电压传送机构之该内部参考电压产生机构之一节点之间,该PMOS电晶体系反应于来自该切换机构之输出信号及来自该电源开启侦测机构之输出信号再加以控制。6. 如申请专利范围第1项所述之自动模式选择电路,其中,该参考电压侦测机构包含:一PMOS电晶体连接于一供给电压源及一于外部参考电压传送机构及该内部参考电压产生机构之一节点之间,该PMOS电晶体系反应于来自该切换机构之输出信号及来自该电源开启侦测机构之输出信号而加以控制;一第一NMOS电晶体连接于该节点及该比较机构之间,该第一NMOS电晶体令其闸极连接于该供给电压源;及一第二NMOS电晶体连接于该比较机构及一接地电压源之间,该第二NMOS电晶体令其闸极用以输入来自该电源开启侦测机构之输出信号。7. 如申请专利范围第1项所述之自动模式选择电路,其中,该比较机构系适用以比较来自该参考电压侦测机构之输出电压与一电压位准2Vcc/3。8. 如申请专利范围第1项所述之自动模式选择电路,其中,该比较机构系适用以比较来自该参考电压侦测机构之输出电压与来自该内部参考电压产生机构之内部参考电压。9. 如申请专利范围第1项所述之自动模式选择电路更包含一输入缓冲器连接于该切换机构及该内部参考电压产生机构之间,该输入缓冲器比较一由该切换机构所传送之信号及一输入信号。10. 一种于一半导体记忆装置中用以自动选择低电压电晶体电晶体逻辑及高速输入/输出介面模式之自动模式选择电路,包含:外部参考电压传送机构,用以传送一外部参考电压;内部参考电压产生机构,用以产生一内部参考电压;电源开启机构用以侦测一电源开启时间点及然后产生一脉冲信号一预定时期;第一及第二切换机构用以反应于该来自该电源开启侦测机构之第一及第二切换信号及来自该输出端之一输出信号,而切换该来自该外部参考电压传送机构之外部参考电压与该来自该内部参考电压产生机构之内部参考电压;参考电压侦测机构连接于该外部参考电压传送机构及该切换机构之间,用以侦测该来自该外部参考电压传送机构之外部参考电压;比较机构用以当该第一及第二切换机构系暂时地被截止时,比较一来自该参考电压侦测机构之输出信号及一来自该内部参考电压产生机构之内部参考电压;及栓锁机构用以栓锁来自该比较机构之输出信号及供给该已栓锁信号至一输出端。11. 如申请专利范围第10项所述之自动模式选择电路,其中,该电源开启侦测机构包含:反相机构用以反相一模式暂存器设定信号;栓锁机构用以反应于该来自该反相机构之输出信号及一开电源信号而产生一电源开启侦测信号;及第一及第二切换信号产生机构用以反应于来自该栓锁机构之电源开启信号及一低电压电晶体电晶体逻辑信号而产生第一及第二切换信号及供给该所产生之第一及第二切换信号分别至该第一及第二切换机构。图示简单说明:图式1是一个图表举例说明于LVTTL和高速输入/输出介面电压位准之比较;图式2是一电路图举例说明一LVTTL的例子;图式3是一电路图举例说明高速输入/输出介面的一例子;图式4是一波形图举例说明来自该于图式2及3中之LVTTL与高速输入/输出介面之输出信号;图式5是一电路图,例示出一用于半导体记忆体装置之一传统自动模式选择电路的构造;图式6是一电路图,例示一用于半导体记忆体装置之一传统输入缓冲器的构造;图式7是一方块图,举例说明一个依据本发明之第一实施例之用于半导体记忆体装置之自动模式选择电路;图式8是一于图式7中之电源开启侦测器的一个详细电路图;图式9是一于图式7中之参考电压侦测器与一切换电路之详细电路图;图式10是一于图式7中之参考电压侦测器之另一实施例之详细电路图;图式11是一于图式7中之比较器与一栓锁电路之一详细电路图;图式12是一于图式7中之比较器与另一实施例之一详细电路图;图式13是一于图式7中之输入缓冲器的一详细电路图;图式14是一波形图,举例说明一依据本发明之实施例之用于半导体装置之自动模式选择电路的操作;图式15是一方块图,举例说明一依据本发明之另一实施例之用于半导体装置之自动模式选择电路的构造;图式16是一于图式15中之一电源开启侦测器的一详细电路图;和图式17是一波形图,举例说明一依据本发明之另一实施例 |
