| 主权项 |
1. 一种用于多重存取通讯系统中的扩展频谱解调装置,该装置包含:多个指状部前端,各前端接收展频信号,且执行与扩展频谱解调装置有关的晶片率信号处理;一耦合多个指状部前端的缓冲器,用于缓冲各符号累积的资料向量;一储存装置,用以维持与扩展频谱解调装置之符号率信号处理有关的状态资讯;一耦合储存装置及缓冲器的数学资料路径,用于执行与扩展频谱解调装置之信号处理有关的符号率相乘及累加功能,该数学资料路径有一符号输出;及一耦合数学资料路径之资料路径信号电路,用于裁定多个指状部前端数学资料路径之使用。2. 根据申请专利范围第1项之扩展频谱解调装置,其中该数学资料路径包含:一第一多工器,具有一与多个指状部前端耦合的第一输入及一与储存装置耦合的第二输入,该第一多工器从多个指状部前端的一指状部前端或储存装置中选择第一信号,该第二多工器在输出处提供第一选择信号;一第二多工器,具有一与多个指状部前端耦合的第一输入及一与储存装置耦合的第二输入,该第二多工器从多个指状部前端的一指状部前端或储存装置中选择第一信号,该第二多工器在输出处提供第二选择信号;一乘法器,具有一与第一多工器耦合的第一输入,及一与第二多工器耦合的第二输入,乘法器在一输出处提供一乘积信号;一第三多工器,含一与乘法器输出耦合的第一输入,及与第二乘法器输出耦合的第二输入,第三多工器在输出处提供第二选择信号或乘积信号两者之一;一加法/减法器,具有与第三多工器输出耦合的第一输入,及与数学资料路径输出信号耦合的第二输入,该加法/减法器在输出处提供一加总信号;一限制/正规化器与加法/减法器的输出相耦合,用于选择性地将加总信号限制在一预定范围内,限制/正规化器电路提供一正规化(normalize)加总信号;及锁存器,与限制/正规化器电路耦合,用于储存正规化的加总信号,因此提供数学资料路径输出信号。3. 根据申请专利范围第1项之扩展频谱解调装置,更包含:一搜寻器前端,耦合于接收展频信号与数学资料路径之间,用于计算多个接收展频信号之能量;及一符号结合器,与数学资料路径相耦合,用于将符号输出结合于解调之符号流中。4. 根据申请专利范围第3项之扩展频谱解调装置,其中资料路径控制电路更裁定指状部前端,指状部前端及符号结合器间数学资料路径之使用。5. 根据申请专利范围第3项之扩展频谱解调装置,其中搜寻器前端包含:一虚拟杂讯序列产生器,用于产生一I序列及一Q序列;一与接收展频信号耦合的进位器,其经选择性地取样接收之展频信号而产生一I即时信号,一Q即时信号,一I延迟信号,及一Q延迟信号;一与来自虚拟杂讯序列产生器之I及Q序列及I及Q即时信号耦合的第一解展频器,第一解展频器产生第一解展频I信号及第一解展频Q信号;一与来自虚拟杂讯序列产生器之I及Q序列及I及Q即时信号耦合的第二解展频器,第二解展频器产生第二解展频I信号及第二解展频Q信号;多个累加器,一第一累加器与第一解展频信号耦合,一第二累加器与第一解展频Q信号耦合,一第三累加器与第二解展频I信号耦合,及一第四累加器与第二解展频Q信号耦合,将此累加器加总其对应之I或Q信号;多个锁存器,各锁存器与多个累加器中的一累加器耦合;及一用于控制第一及第二解展频器虚拟杂讯序列产生器,及多个累加器的时计产生器。6. 根据申请专利范围第1项之扩展频谱解调装置,其中多个指状部前端的各指状部前端包含:一虚拟杂讯序列产生器,用于产生一I序列及一Q序列;一与接收展频信号耦合的进位器,其经选择性地取样接收之展频信号而产生一I即时信号,一Q即时信号,一I延迟信号,及一Q延迟信号;一与来自虚拟杂讯序列产生器之I及Q序列及I及Q即时信号耦合的第一解展频器,第一解展频器产生第一解展频I信号及第一解展频Q信号;一与来自虚拟杂讯序列产生器之I及Q序列及I及Q即时信号耦合的第二解展频器,第二解展频器产生第二解展频I信号及第二解展频Q信号;一Walsh序列产生器,用于产生一Walsh扩展频谱序列;一未覆盖电路,与Walsh序列产生器相耦合,用于反转I及Q信号之正交覆盖(covering),以回应Walsh晶片序列;多个累加器,一第一累加器与第一解展频信号耦合,一第二累加器与第一解展频Q信号耦合,一第三累加器与第二解展频I信号耦合,及一第四累加器与第二解展频Q信号耦合,且第五及第六累加器耦合未覆盖电路,将此累加器加总其对应之I或Q信号;多个锁存器,各锁存器与多个累加器中的一累加器耦合;及一用于控制第一及第二解展频器虚拟杂讯序列产生器,及多个累加器的时计产生器。7. 一种在多个多重存取通讯系统中用于扩展频谱解调的方法,该方法包含下列步骤;由多个指状部前端接收展频信号;在接收的展频信号上执行与扩展频谱解调器相关的晶片率信号处理;缓冲接收展频信号的各符号累积资料向量;储存状态资讯予一储存装置中,其与扩展频谱解调器的符号率信号处理有关;执行与指状部前端之信号处理相关的符号率相乘及累加功能;及裁定多个指状部前端之间符号率相乘及累加,且对其排序。8. 根据申请专利范围第7项之方法,其中裁定及排序的步骤包含:在多个指状部前端,一结合器及一搜寻器前端间进行裁定操作;执行与搜寻器前端之信号处理相关的搜寻器整合间隔相乘及累加功能;及执行与结合器之信号处理相关的符号率累加功能。9. 根据申请专利范围第7项之方法,其中执行符号率相乘及累加的步骤包含如下:将来自多个指状部前端的一指状部前端或储存装置的第一信号乘上来自多个指状部前端之第一指状部前端或储存装置的第二信号,以产生一乘积信号;将乘积信号或第二信号加至一回馈信号中,以产生一加总信号;及将加总信号限制在一预定范围内,以产生一限制的加总信号;正规化限制的加总信号,以产生一正规化信号;及存锁正规化加总信号以产生回馈信号。10. 根据申请专利范围第9项之方法,更用于存锁(latch)该第一及第二信号的步骤。11. 一种在多重存取通讯系统中用于通讯的无线电装置,该无线电装置用于:一用于控制无线电电话的控制器;一用于接收无线电信号的接收机;一解调器,与信号器及接收机耦合,用于耦合该无线电信号,该解调器用于:多个指状部前端,各指状部接收展频信号,且执行与扩展频谱解调装置有关的晶片率信号处理;一耦合多个指状部前端的缓冲器,用于缓冲各符号累积的资料向量;一储存装置,已维持与扩展频谱解调装置之符号率信号处理有关的状态资讯;一耦合储存装置及缓冲器的数学资料路径,用于执行与扩展频谱解调装置之信号处理有关的符号率相乘及累加功能,该数学资料路径含一符号输出;及一耦合数学资料路径之资料路径信号电路,用于裁定多个指状部前端数学资料路径之使用;一耦合与多个接收之展频信号与数学资料路径之间的搜寻器前端,用于计算接收展频信号的信号中;及一与数学资料路径耦合的符号结合器,用于将符号输出合于一解调的符号之间。12. 一种在多个多重存取通讯系统中用于扩展频谱解调的方法,该方法包含下列步骤:由多个指状部前端接收展频信号;在接收的展频信号上执行与扩展频谱解调器相关的晶片率信号处理;缓冲接收展频信号的各符号累积资料向量;储存状态资讯,其与扩展频谱解调器的符号率信号处理有关;执行与指状部前端之扩展频谱解调器之信号处理有关的符号率相乘及累加功能,以提供一符号输出;裁定多个指状部前端之间符号率相乘及累加,且对其排序,及结合符号输出,以产生一解调的信号。图示简单说明:图1示一严谨之多路径信号状态的范例。图2为习知技术中一可移动式解调器分离多径接收机的方块图。图3为指状部功能之方块图。图4为搜寻器之功能方块图。图5为结合器方块功能的方块图。图6为本发明中共用资料路径架构可移动式解调器的方块图。图7为指状部前端之方块图。图8为搜寻器前端之方块图。图9为解调器之符号率信号处理相当的状态资讯之记忆体图样。图10为共用资料路径服务一指状部时的序列时间线。图11为共用资料路径服务一搜寻器时的序列时间线。 |
