| 主权项 |
1.一种通用并行循环冗余核对电路,系以P位元之并行资料长度接收来自资料源之L位元之资料输入,予以转换运算产生r位元并行循环冗余核对码之输出,且L不为P之整数倍,及该通用并行循环冗余核对电路包括有:一位元数选择单元,连接于该资料源,而当资料输入不足并行位元数P时,该位元数选择单元则予以将该不足P位元之资料输入作位元移位处理,以补足P位元;一循环冗余核对电路,与上述位元选择单元连接,包括有递回串接之一斥或闸电路装置及一暂存器装置,其中:该斥或闸装置,系与上述资料源连接,且依据一预先定义之产生器多项式对上述L位元之资料以P位元并行输入执行斥或闸处理,以得到一r位元并行输出之余数信号;及该暂存器装置,接收及储存上述斥或闸装置执行产生器多项式运算之余数信号,并产生一r位元并行之伪循环冗余核对码信号输出,且将该伪循环冗余核对码递回至上述斥或闸装置;及一转换电路,系接收上述循环冗余电路之暂存器装置所递送出之r位元并行之伪循环冗余核对码,并依据一预先定义之转换函数执行斥或闸转换运算输出一r位元并行之循环冗余核对码。2.如申请专利范围第1项所述之通用并行循环冗余核对电路,其中该位元数选择单元包括有一第一输入端、一第二输入端及一输出端,该第一输入端系提供P位元之并行资料输入使用,而由该输出端将P位元之资料并行递送至该循环冗余核对电路,及该第二输入端系提供不足P位元之并行资料输入使用,而以位元移位处理补足P位元,而由该输出端将补足P位元之资料并行递送至该循环冗余核对电路。3.如申请专利范围第1项所述之通用并行循环冗余核对电路,其中该斥或闸装置包括有:一第一斥或闸组,系以r个并行之斥或闸与该资料源连接;及一第二斥或闸组,系与上述第一斥或闸组及该资料源连接,且包括有多数个斥或闸,其系与上述第一斥或闸组共同对上述L位元之资料输入以每一次P位元并行输入执行斥或闸处理,并由该等斥或闸之其中r个斥或闸输出得到之一r位元并行余数信号。4.如申请专利范围第1项所述之通用并行循环冗余核对电路,其中暂存器装置系与该斥或闸装置之第二斥或闸组之r个并行斥或闸连接且接收其所递送出之余数信号,并响应产生一r位元并行之伪循环冗余核对码。5.如申请专利范围第4项所述之通用并行循环冗余核对电路,其中该暂存器装置包括有r个并行之暂存器,且每一暂存器系储存一特定之二进位余数信号及输出r位元并行之伪循环冗余核对码之中的一位元伪循环冗余核对码。6.如申请专利范围第5项所述之通用并行循环冗余核对电路,其中每一暂存器系为一正反器(flip-flop)。7.如申请专利范围第1项所述之通用并行循环冗余核对电路,其中该转换电路包括有:一第三斥或闸组,包括有多数个斥或闸,接收上述并行循环冗余电路之暂存器装置相连接之r位元并行伪循环冗余核对码;一第四斥或闸组,包括有多数个斥或闸,系与上述第三斥或闸组连接且共同对上述伪循环冗余核对码执行斥或闸运算,并由该等斥或闸之其中r个斥或闸输出该循环冗余核对码。8.如申请专利范围第1项所述之通用并行循环冗余核对电路,其中该循环冗余核对电路系根据一预先定义之产生器多项式G(X)所建立的,且该产生器多项式G(X)可表示如下:其中,g@ssi等于1或O,r为示并行循环冗余核对码之位元数,及"+"表示执行斥或闸运算(Exclusive-OR OPERATION)。9.如申请专利范围第1项所述之通用并行循环冗余核对电路,其中该转换电路系根据一预先定义之转换函数F(X)所建立的,且该转换函数F(X)可以表示如下:其中,R@ssi等于1或O,r为示并行循环冗余核对码之位元数,及"+"表示执行斥或闸运算(Exclusive-OR OPERATION)。10.一种通用并行循环冗余核对方法,系以P位元之并行资料长度接收来自资料源之L位元之资料输入,予以转换运算产生r位元并行循环冗余核对码之输出,且L不为P之整数倍,及该通用并行循环运算核对方法包括有下列步骤:依据预先定义之一产生器多项式函数及一转换函数建立一P位元之串连线性递回循环冗余核对电路及一r位元之转换电路;转换上述串连线性递回循环冗余电路及上述转换电路成为一P位元并行输入之递回循环冗余电路及一r位元并行转换电路;由上述P位元并行资料输入推导出上述每一并行循环冗余核对码之方程式;及依据上述预先定义之产生器多项式函数及转换函数实现上述P位元并行输入之循环冗余核对电路及r位元并行输出之转换电路,且上述并行循环冗余核对电路包括有一斥或闸装置及一暂存器组,上述转换电路包括有一斥或闸装置。11.如申请专利范围第10项所述之通用并行循环冗余核对方法,其步骤更包括有:选定该并行循环冗余核对电路之并行输入位元数(P位元)。12.如申请专利范围第10项所述之通用并行循环冗余核对方法,其步骤更包括有:利用布林逻辑(Boolean Algebra)方法简化该并行循环冗余核对电路及该转换电路。14.如申请专利范围第10项所述之通用并行循环冗余核对方法,其步骤更包括有:当资料源之最后一笔资料输入不足该并行循环冗余核对位元数(P)之整数倍时,将最后一笔资料作位元数移位(SHIFT BIT)处理,以补足不足之位元数。15.如申请专利范围第10项所述之通用并行循环冗余核对方法,其中该每一循环冗余核对码之方程式包括有一伪循环冗余冗余核对码方程式及一转换方程式,及该等伪循环冗余码多项式实现该并行循环冗余核对电路,该等转换方程式实现该转换电路。16.如申请专利范围第10项所述之通用并行循环冗余核对方法其步骤更包括有:选定一产生器多项式函数G(X),其阶数等于r,及其定义如下:其中,b@ssi等于1或O,r为示并行循环冗余核对码之位元数,及"+"表示执行斥或闸运算。17.如申请专利范围第10项所述之通用并行循环冗余核对方法,其中该转换函数可以表示如下:其中,R@ssi等于1或O,r为示并行循环冗余核对码之位元数及"+"表示执行斥或闸运算。图示简单说明:第一图系本发明之通用并行循环冗余核对电路之较佳实施例之方块图。第二图系第一图中之递回并行循环冗余核对电路之方块图。第三图系第二图中之第一斥或闸组之详细电路。第四图系第二图中之第二斥或闸组及暂存器装置之详细电路。第五图系第一图中之转换电路之详细电路。 |
