发明名称 在一微处理器中之分散式完成控制
摘要 分散式完成机制维持了一超纯量处理器中各指令间复杂的控制相依性关系﹐但不会产生与大型循序伫列结构相关的周期时间负担。本发明设有若干整体性汇流排﹐但是所有的汇流排都不会受到周期的限制(一般而言﹐这些汇流排几乎是自闩锁器到闩锁器的路径)。此种完成控制机制的成本是与每一指令阶段相关联的大量标记位元﹐然而﹐鉴于尺寸缩小的光学雕印面积﹐此一成本相当小﹐而且可利用较新科技的优点。
申请公布号 TW295646 申请公布日期 1997.01.11
申请号 TW084109359 申请日期 1995.09.07
申请人 万国商业机器公司 发明人 克里斯多夫.汉斯.奥森;泰瑞斯.马修.波特;麦可.汤玛斯.瓦登
分类号 G06F9/00 主分类号 G06F9/00
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1. 一种用于微处理器之分散式完成控制系统,包含:复数个派发单元,每一派发单元又包含:一回应一提取位址用以接收指令之派发伫列;提供控制相依性资讯之装置;以及指示装置,用以指示已将复数个控制相依性资讯指定给适当的指令;以及复数个执行单元,用以接收指令及相关联的控制相依性资讯,并容许每一派发单元依据控制相依性资讯而交付指令。2.根据申请专利范围第1项之分散式完成控制系统,其中该控制相依性资讯包含复数个已排序的指令完成标记、及复数个已排序的控制相依性标记。3.根据申请专利范围第2项之分散式完成控制系统,其中该派发伫列包含复数个派发伫列单元,用以根据排序之方式接收指令。4.根据申请专利范围第3项之分散式完成控制系统,其中该等复数个已排序之指令完成标记及该等复数个已排序之指令完成标记表对应于该等己排序之指令,因而提供了适当的控制相依性资讯。5.根据申请专利范围第1项之分散式完成控制系统,其中该控制相依性资讯系用来交付指令。6.根据申请专利范围第1项之分散式完成控制系统,其中该控制相依性资讯系用来决定指令。7.根据申请专利范围第1项之分散式完成控制系统,其中该控制相依性资讯系用来清除指令。8. 一种用于处理器中之派发单元,包含:一派发伫列;控制相依性标记装置,用以提供控制相依性资讯;以及指令完成标记指定装置,用以将控制相依性资讯指定给适当的指令。9.根据申请专利范围第8项之派发单元,其中该控制相依性资讯包含复数个循序排列的指令完成标记、及复数个循序排列的控制相依性标记。10.根据申请专利范围第9项之派发单元,其中该派发伫列包含复数个派发伫列单元,用以根据排序之方式接收指令。11.根据申请专利范围第10项之派发单元,其中该等复数个依控制相依性排序之指令完成标记及该等复数个已排序之控制相依性标记对应于该等已排序之指令,因而提供了适当的控制相依性资讯。12.根据申请专利范围第8项之派发单元,其中该控制相依性资讯系用来交付指令。13.根据申请专利范围第8项之派发单元,其中该控制相依性资讯系用来决定指令。14.根据申请专利范围第8项之派发单元,其中该控制相依性资讯系用来清除指令。图示简单说明:图1是一用于微处理器的传统完成控制系统之方块图。图2示出微处理器中控制流程决定之表。图3是根据本发明的一派发单元之简化方块图。图4是一简单程式之流程图。图5是图3所示根据本发明的派发单元之详细方块图。图6是一可决定控制相依性资讯的逻辑电路之方块图,该逻辑电路是配合根据本发明的派发单元而使用。图7是一包含指令清除逻辑电路的逻辑电路之方块图,该逻辑电路系用于根据本发明的派发单元。图8是一用来更新架构暂存器的逻辑电路之方块图,该逻
地址 美国